SDRAM的tRCD、CL、tAC的定义

        我们知道对于SDRAM来说，如果要向L-BANK中的某一单元写入数据的话首先需要给出片选信号，接着是选中某一个L-BANK，再是写入行地址（L-BANK的选择与行地址同时发出），然后才是对列地址中的存储单元进行写操作（列地址与读写命令同时发出），在行地址有效到我们发出列地址及读写命令中间，由于芯片存储阵列电子元件响应时间（从一种状态到另一种状态变化的过程）而造成的一个固定延迟我们称之为tRCD，即RAS 至 CAS 延迟，如下图所示：

        在我们需要读取数据时，在我们列地址有效后，就已经确定了具体的存储单元， 剩下的事情就是数据通过数据 I/O 通道 （DQ）输出到内存总线上了。但是在 CAS 发出之后，仍要经过一定的时间才能有数据输出，从 CAS 与读取命令发出到第一笔数据输出的这段时间，被定义为 CL（CAS Latency，CAS 潜伏期） 。由于 CL 只在读取时出现，所以 CL又被称为读取潜伏期（RL，Read Latency）。

        由于芯片体积的原因，存储单元中的电容容量很小，所以信号要经过放大来保证其有效的识别性（其一般过程为先进行预充电，然后是数据信号的放大），这个放大/驱动工作由 S-AMP 负责，一个存储体对应一个 S- AMP 通道，所以，在我们数据输出的前一个时钟发生时，数据已经传向了S-AMP，那么从这时到我们真正的数据数据就有一个时间，我们把这个时间叫做 tAC，如下图所示：