【日志】FPGA起步

接到了一个项目，用FPGA写一个Uart串口，再写一个biss串口，变为增量式和低波特率的uart发出去，在用并行总线，用DSP以CAN的形式发出去。

FPGA起步学习，举步维艰啊。难点有好多：Verilog语言的熟悉，Quartus II的熟悉，Modelsim的使用。

抱着夏宇闻老师的书，看啊看，感觉要咀嚼的东西很多，可是时间不允许啊，年底就要基本完成项目，呵呵，赶鸭子上架，直接看代码吧。有一个调试通过的Verilog的uart程序，属于那种搬过来，拼凑到一起的一个工程，各种各样的flag标志，完全糊涂了。。。

希望赶快读完程序，然后改成自己的工程。再一点点的总结Verilog，和软件的心得。

fighting！