【低功耗设计学习笔记】(二)By-passing & Clock Gating
来源:互联网 发布:淘宝折800报名要求 编辑:程序博客网 时间:2024/06/05 07:13
一、原理说明
背景和理解:
a.CPU指令可以在多周期内完成,即把一条指令分成多个部分,然后依次在每个周期内完成。但是每个指令的所用周期数并不一样,如下图所示,以五级流水线为例子,有些指令需要4个周期(这里实际就是级数,但是若单独看暂且称作周期),有的指令需要3个周期,有的指令需要整整5个周期;
b.流水线(pipeline)的发明提高了人们生产效率,同样将流水线应用在CPU指令处理中,可以提高CPU的吞吐率。在单周期内在不同级同时执行多个指令的小操作,亦可看做是并行处理指令,提高了效率;
c.抽象,将共同的部分进行提取;
d.结合a、b和c我们可以看到:为了使CPU能够应用流水线,我们从更高的一个层次抽象指令的行为,把CPU分成多个级数,通过一级一级加工,逐步来完成指令执行。这样对于所有指令共有的部分而言,这样做是好的,有益的;但是凡事有利弊,指令偶尔也会闹别扭,自己需要额外完成某些操作,如写回操作,那么此时就需要给它在WB级跑一遍。但这样还是好的,因为该做的毕竟还是得做的。最要命的就是有些指令,它本身不用跑WB这一级,但我们为了能够统一整个流水线,我们硬生生让它跑一遍。那这里它就做了无用功。
d.对于MIPS这样架构的处理器,本身它的ISA就是精简指令集,那么对于这些指令的重复利用是必然的,那么无用功随着积累也成了大大的功耗。
e.对于无用功,很显然,我们有两个方式去避免它:
(1)跳过它(By-passing):用控制的手段对指令进行预判,抄小路直接跳到后续的级数,从而减短了路径。
(2)不管它(Clock gating):同样也是用控制的手段,在它进入下一级的时候,我们同时告诉这一级,让它什么都不要做,避免了不必要的运算,从而减少了信号翻转,降低功耗。
二、仿真验证
1.验证方式:在ISE开发平台上进行总线仿真,利用Xpower Analyzer比较功率变化。
2.方法设计:
说明(从左到右):
1.测试数据生成器:并非完全随机,相邻两数相同的概率为1/2;
2.测试数据ROM;
3.测试黑盒:a.clock gating处理;b.未处理;
4.测试结果:由XPA生成功率结果;
3.测试代码:
a.测试数据生成(.py):
import randomprint 'memory_initialization_radix = 16;'print 'memory_initialization_vector = 'TEST_DATA_NUM = 1024pre = random.randint(0,1)pre_num = random.randint(0,128)for i in range(TEST_DATA_NUM): if(i % 32 == 0): print '' elif(i % 8 == 0): print ' ', cur = random.randint(0,1) if(cur == pre): print('%02X'%pre_num), else: cur_num = random.randint(0,128) pre = cur pre_num = cur_num print('%02X'%cur_num), if(i != TEST_DATA_NUM -1): print(','), else: print(';')
b.未处理:
module tbox(input wire clk,input wire clr,input wire [3:0] a,input wire [3:0] b,output reg [3:0] c,output reg [9:0] addr );always@(posedge clk or posedge clr)begin if(clr == 1) addr <= 9'b0; else begin addr <= addr + 1'b1; endendalways@(posedge clk or posedge clr)begin if(clr == 1) c <= 4'b0; else c <= (a * b + a) * b;endendmodule
c.Clock gating
module tbox(input wire clk,input wire clr,input wire [3:0] a,input wire [3:0] b,output reg [9:0] addr,output reg [3:0] c );reg gate;reg [3:0] atmp,btmp;always@(posedge clk or posedge clr)begin if(clr == 1) addr <= 0; else addr <= addr + 1'b1;endalways@(posedge clk or posedge clr)begin if(clr == 1) gate = 0; else begin if(a == atmp && b == btmp) gate = 1; else gate = 0; endendalways@(posedge clk or posedge clr)begin if(clr == 1) c <= 4'b0; else if(gate == 1) ; else if(gate == 0)begin c <= (a * b + a) * b; atmp <= a; btmp <= b; endendendmodule
4.验证结果:
a、未处理:
b、Clock gating:
分析:在这里我们理论上,clockgating后的功率应该减少的,但是这里反而不减倒增。反复更改了测试数据和程序,最后发现还是自己的理解不到位所致,总结原因如下:
1.clock gating的使用有条件的,那就是门控的所控制的操作所消耗的功耗要(远)大于门控自身的功耗,不能拣了芝麻丢了西瓜;
2.门控信号自身切换要不那么频繁,也就是要求系统在很长一段时间是稳定的,如像待机状态一样;
题外话:此次用的是MarkDown编辑器,算是新尝试!不过感觉最后排版很乱,还需要好好学习才行!
0 0
- 【低功耗设计学习笔记】(二)By-passing & Clock Gating
- 五级流水线CPU之低功耗设计 (二) :Clock Gating(门控)
- 数字电路设计之低功耗设计方法六:旁路(by-passing)
- 五级流水线CPU之低功耗设计(1)——旁路(By Passing)
- 【低功耗设计学习笔记】(一)Bus Invert
- MCU低功耗设计(二)实践
- 集成电路中低功耗设计(二)
- Clock Gating
- 五级流水线CPU之低功耗设计(2)——门控(CLOCK GATE)
- 低功耗蓝牙(学习笔记)
- 低功耗设计二之Bypassing(旁路)
- IC设计基础系列之低功耗篇2:(数字IC)低功耗设计入门(二)——功耗的分析
- 学习笔记之低功耗蓝牙开发
- MSP430学习笔记-低功耗模式
- Integrated Clock Gating Cell
- MCU低功耗设计(一)理论
- MCU低功耗设计(三)产品
- 集成电路中的低功耗设计(一)
- C#开发ActiveX插件
- windows及linux平台下安装配置memcached
- lib 和 dll 的区别、生成以及使用详解
- Android ADB 端口占用问题解决方案
- 20150209学习总结
- 【低功耗设计学习笔记】(二)By-passing & Clock Gating
- GPU虚拟化笔记
- linux环境下安装memcached及客户端常用命令
- 2015.2.8实验室日记-纪逸清
- 分布式监控工具zabbix 配置安装
- 走进swfit(二)CGRectMake
- JavaScript中的标签语句
- POJ 3522 Slim Span (Kruskal +枚举 边权差最小的生成树)
- windows环境下安装及配置memcached