iMX6 IPU 之CM .

The CM consists of the Frame Synchronization Unit (FSU), the Interrupt Generator (IG), the General Configuration Registers (GCR), the Clock and Reset Control Unit (CRCU) and the Shadow Registers Block (SRM).

部分CM模块框图

CM模块为IPU控制部分的逻辑核心，他负责协调IPU内部各子模块工作（FSU），IPU内部存储单元控制，时钟电源控制等，他是IPU与ARM交互的控制中转枢纽，包括下面的八个子模块。AHB总线访问各模块内部配置寄存器，IPU内部RAM。各模块复位时钟控制，数据传输触发。

一、Frame Synchronization Unit

FSU负责各模块的工作协调，和实现开启数据处理后ARM零干预的执行机构。帧同步控制流程如下：

1. ARM配置所有相关参数寄存器，完成IPU必要的初始化动作。

2. 使能FSU与IPU即将投入使用的相关模块。

3. FSU等待由ARM或模块发出的NEW_FRM_RDY等触发信号。

4. 同步协调各模块工作--DMA操作，监控，状态切换，根据状态决定是否开始流水处理或者进入暂停等待。

5. 用户终止或操作完成

IPU内部需要协调5种数据流。根据IPU即图像处理单元，为什么会有同步问题？应该主要因为我们需要控制高速与低速设备间同步问题，当单一模块完成数据处理后怎么开启下一模块实现流水线处理。

FSU需要肩负双显示输出同步控制，双buffer轮转控制。下面框图的每一条箭头表示一次数据传输，那么相应的需要进行同步控制。

双输出数据流程

数据传输启动顺序为：Camera完成后启动IC IC完成后启动DP，此外CM还得控制数据流写向正确的DI（LCD）。

Snooping

Automatic Window Refresh

Synchronization with A Video/Graphics source

二、Shadow Registers Module

引入该模块可进一步加速双显示切换效率。毕竟AHB总线也不是你一个人的。

三Interrupt Generator

四、SDMA event generator

五、General Configuration Registers

六、Memory Access Unit

七、SISG - Still Image Synchronization Generator

八、Clock Change procedureLow

九、Power Modes - Stop, PG and LPSR modes

the FSU automatically toggles the DMA_CH_CUR_BUF_# to point on the correct buffer to be used by the channel