Altium Designer 报错整理(一)
来源:互联网 发布:数据的不可否认性 编辑:程序博客网 时间:2024/06/05 14:55
1. 从原理图导到PCB之后,提示“Room Definition Between Component on TopLayer and Rule on TopLayer” .
解决方法1:删除Room,即如下图左下角的红色部分。按Del键直接删。
解决方法2:在导入的时候,不选择Rooms
2. 从原理图导到PCB之后,提示“Component Clearance Constraint ..... Between Component .....”
解决:说明元器件之间距离太小,这个在Design-Rules-Placement-Component Clearance Constraint中把钩去掉,或则设置成合适的值。
0 0
- Altium Designer 报错整理(一)
- Altium Designer 学习整理一
- altium designer PCB 屏蔽DRC报错
- Altium Designer 6.9(学习一)
- Altium Designer 09简易教程(一)
- Altium Designer 09简易教程(一)
- Altium Designer 14 快捷键整理
- Altium Designer 6.9报错:Unknow Pin的解决方法
- Altium Designer遇到复制报错的问题
- 用Altium Designer制作电路板学习笔记(一)
- Protel Altium Designer DXP PCB 设计一
- Altium Designer使用技巧总结(一)
- Altium designer入门教程一:新建一个项目
- Altium Designer
- Altium designer
- Altium Designer
- [Comparation]Cadence,PADs,Altium Designer简要对比整理
- Altium designer软件使用总结(待续......)
- 建立libgdx工程
- EOS Platform 7.2下安装weblogic插件
- 远征ssh登录到另一台服务器上执行命令
- 在Ubuntu 14.04安装和设置SSH服务
- android shape的使用详解以及常用效果(渐变色、分割线、边框、半透明阴影效果等)
- Altium Designer 报错整理(一)
- php绝对路径与相对路径之间关系的的深入研究
- android shape的使用
- 【Node.js基础篇】(一)Hello World和事件驱动编程
- iOS 注册通知之后多次执行响应方法
- (1.4.4)排序类
- UVa 11105 - Semi-prime H-numbers
- 计算机视觉学术界大牛
- 蓝桥杯——历届试题(26-34)