计算机组成原理入门（三）

主存储器

主存储器与CPU的连接

（1）地址总线 位数n决定了可以访问的存储单元的最大数目，称为最大可寻址空间

（2）数据总线 位数m决定了主存一次可读写数据的最大位数，也称为存储器的存储字长

（3）控制总线 CPU通过控制总线想主存发出操作命令，主存通过控制总线想应CPU发来的命令。对于主存来说，最常用的控制命令为读写控制

存储器带宽是指单位时间内存储器存取的信息量。

存储器带宽=灭个存取周期课访问位数/存取周期

提高存储器带宽：缩短存取周期、增加存储字长。增加存储体等方式。

主存储器的基本组成：

1存储体 存储体也被称为存储矩阵或存储阵列，是存储单元的集合，用来存储二进制信息。但是为了提高访问效率，储存于计算机系统中的其他部件惊醒数据交换并不是以二进制位为单位进行的，而是采用并行传输方式。即将若干个存储单元组成一个存储单元。所以每个存储单元都有独立的地址。

2寻址系统 由驱动器、译码器和MAR组成。地址译码器接收到来自MAR的n为地址后进行译码，经过译码和驱动后形成2^n个地址选择信号，每次选中一个存储单元，可对所选中的存储单元进行读操作或者写操作。

3读写系统 由读写电路和MDR组成。MDP用来缓存CPU送来的数据，或从存储单元中读出的数据。读写电路接收到CPU的读写控制信号后，产生存储器内部的读写控制信号，讲指定地址单元的信息从存储器读出，再送到MDR供CPU使用，或将来自CPU并已经存入MDR的信息写入存储体的指定地址中。

4控制电路 控制电路根据CPU发来的读写命令产生存储器各部件的是虚空之信号

译码器进行地之一吗的方式主要有先选发和重合发两种

SRAM 存储器中把能够存储一位二进制信息的电路成为存储元，他是构成存储器的基础和核心。

DRAM 由MOS晶体管和电容组成的基本电路。在执行读操作后，被堵单元的内容会被清零，因此需要立即歇会去（在省操作）。

ROM只读存储器(Read-Only Memory)           正常工作室只能读出不能写入，断电后存储的信息不会消失，即有非电易失性。

存储器容量扩展机器与CPU的连接

（1）位扩展 将多篇存储芯片连接起来以增加存储器的存储字长

（2）字扩展 讲多篇存储芯片连在一起一扩充存储器的字数。通常是将各个存储器芯片的数据线。读写控制线分别并联起来。

（3）字位扩展

ROM没有WE引脚（除了E2PROM）

DRAM：

1 DRAM芯片地址引脚通常采用多路复用技术，片地址分行地址和列地址分时输入。需要采用地址多路选择器与总线联通，一般由动态存储控制器（DRAMC）提供。

2 DRAM为减少引脚数所采取的另一个常用措施是不设片选引脚。当采用字扩展技术时，通常将片选信号与行地址选通信号复核后通过RAS引脚输入芯片。此种情况下可以不再设片选译码器

3 DRAM 需要再刷新地址技术、刷新定时等外围电路的支持下，才能正确完成刷新操作，这些外围功能通常也由DRAMC芯片提供