MakeFile边学边用-变量覆盖 override

变量覆盖 override

作用是使 Makefile中定义的变量能够覆盖 make 命令参数中指定的变量

语法:

• override <variable> = <value>
• override <variable> := <value>
• override <variable> += <value>

 

下面通过一个例子体会 override 的作用：

# Makefile内容 (没有用override)SRCS := programA.c programB.c programC.call:    @echo "SRCS: " $(SRCS)# bash中运行make$ make SRCS=nothingSRCS:  nothing################################################## Makefile内容 (用override)override SRCS := programA.c programB.c programC.call:    @echo "SRCS: " $(SRCS)# bash中运行make$ make SRCS=nothingSRCS:  programA.c programB.c programC.c