异步SRAM的信号

异步SRAM是128K×8位结构的1M位SRAM，我们以CY62l28为例进行说明。引脚配置如图所示，这是非常标准的配置，在其他生产商的许多产品中都能见到这种配置。在自制的SRAM主板上就使用了现成的ISSI引脚兼容产品。

　　图 CY62128的引脚配置

　　异步SRAM的各个引脚所表示的意思如下所述。各个控制输人与操作状态的关系如表所示。

　　表 SRAM的控制输入与操作

　　1.  A0～A16（地址）
 
　　用于指定希望访问的地址。由于是以128K×8位的结构作为对象的，所以地址线具有17根。SRAM不是通过特殊的存储器写人器写入的，而且对于地址也没有类似DRAM的刷新功能那样的操作。因此，虽然可以更换地址，例如将CPU到SRAM的A16那样没有什么问题，但一般是将A0作为最高位来使用的。

　　2.  I／O0～I／O7（数据）
 
　　这是数据输入输出引脚，可双向使用。与地址引脚的更换相同，虽然可以更换数据引脚来使用，但一般将I／O0作为最低位、将I/O7作为最高位使用。
 
　　3.  CE1、CE2（Chip Enable，芯片使能）
 
　　这是器件的选择信号，虽然存在CE1和CE2两个信号，但它们是以AND条件选择的。也就是说，只有当CE1为低电平且CE2为高电平时，器件才处于选择状态。如果不在选择状态，则其他输人引脚的状态将全部被忽略。存在极性不同的Chip Enable信号是为了处理方便。例如，电池各份时，因为主电源本身下降，与主电源连接的电路中就不能形成高电平，但是通过简单的下拉电阻，可以相对简单地保持低电平。
 
　　需要注意的是，在以相同引脚排列形式、且CE2引脚处于高位的4M位容量的CY62148中，因为CE2引脚被作为地址引脚使用了，因而Chip Enable就只能利用CE1。

　　如果将SRAM置于低功耗的待机状态，则需要注意¤可及CE2的电压。与在CMOS电平的使用时相比，在使用TTL电平输人（高电平为2.4伏；低电平为0.8伏）时，损耗电流变得相当的大。例如，对于CY62128-55来讲，如果是CMOS电平，则典型值为0.4μ，雨TTL电平就为25mA，相差一个数量级。因此，进行普通的电池备份时，将CE1／CE2设计在CMOS栅极进行驱动，以便确保其为高电平。
  
　　4.  OE（Output Enable，输出使能）
  
　　这是打开SRAM数据输出缓冲器的信号。读操作时，利用片选后的状态（CE1＝低电平；CE2＝高电平）指定地址，如果OE为低电平，则在I／O引脚上将出现存储器的内容，但必须事先将WE设为高电平。
  
　　5.  WE（Write Enable。写使能）
 
　　这是向SRAM写人的信号。在WE上升时刻，数据被写入到存储器中。当WE和OE双方都为低电平时，WE优先进行操作。也就是说，在OE为低电平、保持向I／O引脚输出数据的状态中，如果将WE设为低电平，I／O引脚将转换为输人模式。

　　欢迎转载，信息来源维库电子市场网（www.dzsc.com）