SAR ADC的工作原理
来源:互联网 发布:各大网络作家作品集 编辑:程序博客网 时间:2024/05/24 03:20
SAR ADC的架构
尽管实现SAR ADC的方式千差万别,但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法,N位寄存器首先设置在中间刻度(即:100... .00,MSB设置为1)。这样,DAC输出(VDAC)被设为VREF/2,VREF是提供给ADC的基准电压。然后,比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC,则比较器输出逻辑高电平或1,N位寄存器的MSB保持为1。相反,如果VIN小于VDAC,则比较器输出逻辑低电平,N位寄存器的MSB清0。随后,SAR控制逻辑移至下一位,并将该位设置为高电平,进行下一次比较。这个过程一直持续到LSB。上述操作结束后,也就完成了转换,N位转换结果储存在寄存器内。
图1. 简单的N位SAR ADC架构
图2给出了一个4位转换示例,y轴(和图中的粗线)表示DAC的输出电压。本例中,第一次比较表明VIN < VDAC。所以,位3置为0。然后DAC被置为01002,并执行第二次比较。由于VIN > VDAC,位2保持为1。DAC置为01102,执行第三次比较。根据比较结果,位1置0,DAC又设置为01012,执行最后一次比较。最后,由于VIN > VDAC,位0确定为1。
图2. SAR工作原理(以4位ADC为例)
注意,对于4位ADC需要四个比较周期。通常,N位SAR ADC需要N个比较周期,在前一位转换完成之前不得进入下一次转换。由此可以看出,该类ADC能够有效降低功耗和空间,当然,也正是由于这个原因,分辨率在14位至16位,速率高于几Msps (每秒百万次采样)的逐次逼近ADC极其少见。一些基于SAR结构的微型ADC已经推向市场。
SAR ADC的另一个显着的特点是:功耗随采样速率而改变。这一点与闪速ADC或流水线ADC不同,后者在不同的采样速率下具有固定的功耗。这种可变功耗特性对于低功耗应用或者不需要连续采集数据的应用非常有利(例如,用于PDA 数字转换器)。
- SAR ADC的工作原理
- SAR ADC
- ∑-△ADC工作原理
- SAR ADC基本原理
- DSP2812的ADC排序器工作模式
- ADC模数转换器工作原理及分类
- SAR ADC_逐次逼近型ADC
- 基于ARM4412的ADC原理及实现
- STM8的ADC的五种工作模式
- SAR ADC_逐次逼近型ADC之简单理解
- SAR ADC_逐次逼近型ADC之简单理解
- ZigBee ADC原理
- STM32.ADC原理
- 按键板的原理与实现 系列1----ADC
- linux查看CPU性能及工作状态的指令mpstat,vmstat,iostat,sar,top
- linux查看CPU性能及工作状态的指令vmstat,mpstat,iostat,sar,top
- linux查看CPU性能及工作状态的指令mpstat,vmstat,iostat,sar,top
- linux查看CPU性能及工作状态的指令mpstat,vmstat,iostat,sar,top
- Mark error
- CSDN博客积分标准,包括博客勋章等(完全版)
- ios 可变参数(va_list,va_start,va_end)
- json中key大小写转换
- 7Reverse Integer
- SAR ADC的工作原理
- 如何在地理数据库中使用游标
- Day9.C++基础
- CV技术公司列表
- (ros/move_base) 怎样终止正在进行的导航navigation
- 温故知新: 正则表达式简记
- C++的类型转换浅析
- svn cleanup failed–previous operation has not finished; run cleanup if it was interrupted
- Linux shell dialog详解