Allegro学习笔记

以下所有操作均基于Allegro PCB Designer 16.6

---

友情提示，建议使用版本管理工具管理工程文件。曾遇到过布板进行一大半了，原理图被交互弄没了，无奈从0再来过！

---

封装制作

---

创建焊盘

使用Pad_Designer创建封装所需要使用的焊盘。
一般需要在Parmeters标签设置焊盘的单位及精度，Layers标签设置焊盘类型属性（Single layer mode勾选表示为表贴类，不勾选则制作出来的焊盘为通孔类）。
常用的Layers设置，BEGIN LAYER—顶层, EN LAYER—底层, SOLDERMASK_TOP—顶层阻焊层, SOLDERMASK__BOTTOM—底层阻焊层, PASTEMASK_TOP—顶层助焊层, PASTMASK_BOTTOM—底层助焊层。SOLDERMASK_TOP/BOTTOM一般需要比PASTMASK_TOP/BOTTOM大0.1mm
Pad_Designer可以创建规则（如矩形，圆等）与不规则（如不规则的多边形等）的焊盘。
规则的图形直接在Pad_Designer中设置Geometry, Width, Height, Offset X, Offset Y … 等相关参数即可。
不规则的图形需要使用Geometry属性设置为Shape，然后在Shape里面找到利用Allegro制作好的图形文件（*.ssm）。
设计表贴的焊盘比较简单，规则的表贴焊盘只需要设计相应层的形状及尺寸。不规则的表贴焊盘，则需要将Geometry属性设置为Shape，Shape载入相应的Shape图形。
设计通孔类焊盘为了让通孔焊盘通用性，通常需要为通孔类焊盘制作一个Flash焊盘（通孔类元件通常会跟内部的电源层或地层相连接。如果内层出负片的格式，那么与内层的连接就必需使用Flash焊盘进行连接）。
通孔相关设置：
Drill/Slot hole->Hole type（设置通孔的形状）
Drill/Slot hole->Plating（通孔是否上锡）
Drill/Slot hole->Drill diameter（通孔直径）
Drill/Slot hole->公差及偏移等其它设置可以保持默认
Drill/Slot symbol->Figure/Characters/Width/Height是出光绘文件时，所有通孔的表示方式配置（图形、表示字符、宽、高的设置）。
Layers->Padstack layers->DEFAULT INTERNAL->Thermal Relief载入相应的Flash焊盘

SSM文件制作方法： 打开Allegro File->New设置Drawing Type为Shape symbol，然后在工作区使用绘制出所需要的形状，最后保存Allegro会自动在当前DRA上当生成相应的SSM文件

---

封装命名长度不可超过31个字符，超过31个字符时，Allegro生成数据文件时，将跟据规则重新生成一个合法的新名称。

---

新建封装图纸

打开Allegro，File->New…，选择Drawing Type，Package symbol（Package symbol为纯手工制作封装，封装制作比较灵活，但所有的管脚及铜皮的位置都需要计算好后，再使用定位命令精确放置。如在Command输入框输入：x 0 0，表示定位到 (0,0) 坐标。
也可以选择Package symbol(wizard)—封装向导，可支持常用的标准封装，只需要按提示输入相应的数据及添加相应焊盘即可完成封装制作）。

---

设置封装图纸

纯手工创建封装时，一般需要设置图纸尺寸及显示网络大小。
Setup->Design Parameters…对话框的Design标签，可设置尺寸单位、图纸尺寸、零坐标偏移等属性。
Setup->Grids…对话框，可设置图纸是否显示网格及网格大小。

---

放置封装管脚

添加焊盘前，需要确认焊盘文件所在的目录，是否已经添加进padpath。
Setup->User Preferences…对话框Categories->Paths->Library可以添加padpath
Layout->Pins…就可以进行管脚添加

Connect：指所添加的是封装的引脚
Mecharnical：不具备封装引脚属性
Padstack：焊盘
Copy mode：模式一般选择Rectangular，规则的矩形放置

设置好PIN后，就可以进行PIN放置。放置PIN时，一般用命令行精确定位PIN所需要放置的位置。如需要将一个矩形的焊盘（长1.00mm，宽0.50mm）放到坐标原点 (0,0)，可以在命令框中输入： x 0.5 0.25（此命令将使矩形焊盘的左下角坐标为 (0,0)）。最后在图纸空白区域右键down完成放置。

---

添加边框

Add->Line，设置Active Class and Subclass: Package Geometry->Assembly_Top

---

添加丝印

Add->Line，设置Active Class and Subclass: Package Geometry->Silkscreen_Top

---

添加参考编号

Layout->Labels->RefDes添加参考编号，一般默认将RefDes放到Ref Des->Assembly_Top层。

---

添加Place Bound

Add->Rectangle，设置Active Class and Subclass: Package Geometry->Place_Bound_Top

注： 元件的封装必需添加参考编号，否则无法生成PSM文件。建议添加添加一个具备Connect属性的PIN，添加边框，添加丝印信息，添加至Place Boulde

---

在制作封装过程中可能会遇到焊盘被修改了，然而封装文件中的焊盘未更改。这就需要对焊盘进行更新，使用Tools->Padstack->Refresh…，在弹出的对话框设置需要更新的padstacks，一般默认全部更新即可。若该命令更新失败还可以使用Tools->Update Symbols

---

布板

---

添加板框

Add->Line，设置Active Class and Subclass: Board Geometry->Outline。

---

Shape倒角

Manufacture->Drafting->Chamfer（倒45度角）/Fillet（倒圆弧角）。

---

添加允许布线区域

Setup->Areas->Route Keepin

---

设置层叠结构

一般默认两层，多层板或单面板才需要设置此项。
Setup->Cross-section

---

添加允许摆放区域

Setup->Areas->Package Keepin
或使用Z-Copy命令从Route Keepin区域拷贝（需要注意设置Copy to Class/Subclass及Shape Options->Copy/Size）。

---

添加安装孔

Place->Manually

---

导入网表

File->Import->Logic，设置导入网表类型、网表文件路径后单击Import Cadence即可。

---

元件摆放

Place->Manually

---

利用OrCAD与Allegro交互布局

打开OrCAD需要摆放的元件页面，选中*.dsn，设置Options->Preferences->Miscellaneous标签，使能Intertool Communication功能，使Allegro Place->Manually对话框一直保持打开状态。在OrCAD原理图文件中选中需要放置的元件，按快捷键Shift+s，返回Allegro工作区域，这时在原理图中选中的元件就会旋挂在鼠标上。
对于已经摆放在工作区的元件，首先在Allegro使用Edit->Move命令，然后在OrCAD原理图中选中相应元器件，回到Allegro工作区，此时元器件已经旋挂在鼠标上了。（如果未工作于Move命令状态下，选中元件后，回到工作区仅仅选中相应元件）

---

按原理图页面摆放元件

首先必须在原理图添加新属性，然后使用Allegro对工程重新导入一下网表（注： 导入网表时需要勾选Create user-defined properties）。导入网表后，就可以使用Place->Quickplace进行快速摆放，使用Place by property/value进行按属性摆放，根据需要设置Placement Position->*属性。

---

按ROOM进行元器件摆放

在Allegro创建room，要求Allegro已经导入过网表，然后Edit->Properties，设置Find标签Find By Name: Comp(or Pin) Name，单击More，在弹出的Find by Name or Property对话框中选择将要赋予room属性的元件，然后应用Apply，弹出Edit Property对话框，在Table of Contents列表找到Room属性，设置其Value值，然后应用Apply。
使用Setup->Outlines->Room Outline，然后弹出Room Outline对话框，配置好相应参数创建相应的ROOM区域。
Place->Quickplace选择按Place by room放置。

room属性也可以通过原理图设置后，通过生成网表的形式直接传递到Allegro中。
原理图设置room属性，通过多选中相应元件，右键Edit Properties，弹出Property Editor对话框，切换过滤器Filter by设置为Cadence-Allegro，找到ROOM属性进行设置

---

飞线显示开关

Display->Show/Blank Rats->All/Components/Nets/Of Selection…

---

电源网络飞线显示格式

对于电源网络飞线可以显示得更好看些，选中电源网络Edit->Property，弹出Edit Property对话框，在Table of Contents列表找到Ratsnest_Schedule，将其Value值设置为POWER_AND_GROUND。另外也可以打开线束管理器Setup->Constraints->Electrical/…，找到左侧Elecrical标签Net->Routing->Wiring，然后在右侧Topology->Schedule设置其显示属性。

---

添加Fix属性

对于一些接口类型的元件，在一些板子里可能位置固定必须很精确的定位。所以一般都会定位好后，使用Fix属性把元器件固定住。
选中元件，右键选择Fix。

---

模数元件放置

一般来讲一块PCB板或多或少的存在模拟与数字信号的混合，在放置模拟与数字元件时，注意两类元件需要尽量分开放置。

---

元件镜像

元件停挂在鼠标上时，右键选择Mirror，即可将元件从顶层镜像到底层或从底层镜像到顶层。
对于已经放置好了的元件，使用Edit->Mirror命令，单击需要镜像的元件。

---

元件旋转

元件停挂在鼠标上时，设置Rotation->Angle置，然后右键选择Rotate，拖动就可以旋转元件。
对于已经放置好了的元件，使用Edit->Move命令，然后单击选择需要旋转的元件，右键选择Rotate，拖动旋转。

---

Constraint Manager

Constraint Manager可以通过Setup->Constraints->Electrical/Physical/Spacing/Same Net Spacing/Constraint Manager或Edit->Net Properties打开。
Allegro Constraint Manager左侧Electrical是对电气规范的约束，一般设置有网络的延迟要求。Electrical->Electrical Constraint Set电气的约束规范。Electrical->Net通过Referenced Electrical C Set属性设置相应的网络电气约束。
Physical标签是对物理特性的约束，一般的设置线宽。Physical->Physical Constraint Set物理特性约束。Physical->Net通过Referenced Electrical C Set属性设置相应的网络物理特性约束。Physical->Region区域物理特性约束，通过Referenced Electrical C Set属性设置相应的区域物理特性约束。
Spacing标签是对间距（线与线等）特性的约束。
Same Net Spacing。
Properties。
DRC标签是对DRC的一些设置选项。

---

添加区域约束规则

• Setup->Constraints->Constraints Manager…，选中Physical->Region，打开菜单Objects->Create->Region…指定新Region名称对话框，设置区域相关规则。
• Add->Rectangle/Frectangle 或 Shape->Filled Shape/Polygon/Rectangular/Circular，设置Active Class and Subclass: Constraint Region->Top/…，在Assign to Region选择刚刚新建好的区域。

---

对Net设置约束规则

Setup->Constraints->Constraints Manager…在相应的约束规则新建网络约束规则。然后使用Edit->Properties，右侧Find标签->Find By Name选择Net，单击More找到需要设置的网络，在Edit Property对话框Table of Contents找到Net_Physical/Spaceing_Type设置Value值。
将约束规则指派予代表Net物理属性Net_Physical/Spaceing_Type的Value相关联。

---

基本走线

Route->Connect
多条同时走线，Route->Connect，同时选中需要走线的引脚/右键选择菜单Temp Group，然后进行布线。多条同时走线时，右键菜单可配置Route Spacing（线间距）、Single Trace Mode（走线模式切换）、Chage Control Trace（改变控制线）等。
删除走线，Edit->Delete

Find标签选择Clines时会删除整条走线，选择Cline Segs仅删除某一段走线。

移动走线，Route->Slide
平滑，Route->Custom smooth

走线转角时圆弧走线对信号质量的影响较之45或90度转角在高频时要小。

---

添加T型连接点

T型连接点仅适用于具有三个或者以上的网络，Logic->Net Schedule，然后点击任意一个焊盘，然后移动到工作区，右键选择Insert T，左键确定放置T型连接点，最后依次单击T型连接点到剩余焊盘，才能完成T型连接点的放置。

T型连接点在Allegro中，被当作虚拟焊盘使用的。

---

T形连接点走线

T形连接点在走线是是被当作一个引脚来处理的。

T形连接点走线时，Options标签的一些属性会情景走线的效果。

---

蛇形走线

通常蛇开走线是为了满足走线的时序要求。
Route->Delay tune，Options标签配置走线方式，然后对已走好的线，进行蛇行修线。
蛇形走线方式对信号质量影响从大到小分别为Accordion->Sawtooth->Trombone

---

Fanout

Route->Create Fanout
Route->PCB Router->Fanout By Pick

---

高亮

Display->Highlight

---

添加默认过孔

Setup->Constraints->Constraints Manager…在相应的约束规则中设置VIAs。

---

创建拓扑约束

所谓拓扑是指引脚与引脚之间的连接关系。如含有T形点的连接等。
手工创建T型连接拓扑：同上添加T型连接点。
自动创建走线拓扑，打开约束管理器Setup->Constraints->Constraints Manager，选中需要设置的网络，右键选择SigXplorer，在打开的Cadence Design Systems调整相应的连接方式，替代手工对拓扑连接的编辑（如手工放置T型连接）。可选使用Set->Optional Pins对可选的元器件进行设置。最后设置拓扑约束Set->Constraints弹出Set Topology Constraints对话框的Wiring标签，Topology->Verify Schedule设置为Yes。File->Update Constraint Manager将拓扑更新到约束管理器。

---

创建总线

打开约束管理器Setup->Constraints->Constraints Manager，选中总线网络，右键选择Create->Bus。

---

走线长度约束规则设置

走线长度约束规则，实际上是设置走线的延时参数。
打开约束管理器Setup->Constraints->Constraints Manager，选中已经定义好的规则，右键选择SigXplorer，在打开的Cadence Design Systems编辑需要的拓扑结构，Set->Constraints打开Set Topology Constraints对话框->Prop Delay标签设置线长或延迟时间，配置好后单击Add添加约束规则。
最后把规则更新回约束管理器File->Update Constraint Manager。

设置的线长或延迟时间是通过仿真得到的参数。

---

差分对约束规则设置

• 打开约束管理器Setup->Constraints->Constraints Manager，选中差分对的网络，右键选择Create->Differential Pair弹出Create Differential Pair对话框，若需要配置，作完相应配置后，单击Create就创建一个差分对。
• 设置差分规则，在约束管理器中左侧选中Differential Pair，直接设置相应差分对的约束值。
  

  差分线对等长比较敏感，所以配置差分线时，其它配置如差分间距要求可以不非常严格。

---

差分走线

差分线的走线相当于一般走线方式同时走两条线，只不过对于设置差分属性的网络，只需要选中其中任引脚，就可以开始布线。

---

铺铜

Shape->PolygonShape->RectangularShape->Circular铜皮边界编辑Shape->Edit Boundary铜皮的删除Edit->Delete，Find标签选中Shape挖空铜皮Shape->Manual Void/Cavity->…删除孤岛Shape->Delete IsIands铜皮分割（电源分割）Add->Line，Options标签设置Active Class and Subclass: Anti Etch->…。画好分割线后，Edit->Split Plane->Create

---

改变铜皮网络

Shape->Select Shape or Void/Cavity，选择相应铜皮，Options标签Assign net name指派网络。

---

添加测试点

Manufacture->Testprep->…

---

Allegro重新编号

Logic->Auto Rename Refdes->Rename
在PCB内重新编号后的网表需要将Refdes回注回原理图，打开原理图，选中*.dsn，Tools->Back Annotate，弹出Backannotate->PCB Editor标签，选择相应的brd文件。单击确定即可。

常用快速报告

Tools->Quick Reports->…
Unplaced Components Report未放置的元件
Unconnected Pins Report未连接的引脚
Shape Dynamic State
Shape No Net
Shape Islaqnds
Design Rules Check(DRC) Report
Design Rules Net Shorts Check(DRC) Report

---

光绘文件

---

数据库检查

Tools->Database Check

---

丝印

Manufacture->Silkscreen，弹出Auto Silkscreen对话框，完成相应配置后，单击Silkscreen生成丝印信息。调整丝印字体的大小Edit->Change，Find标签配置只选中Text，Options标签配置对丝印信息调整。调整丝印位置Edit->Move手工添加文字说明信息Add->Text，Options标签配置Active Class and Subclass: Manufacturing->Autosilk_Top，及其它配置。点击工作区输入相应信息。

---

钻孔文件

设置生成钻孔文件参数Manufacture->NC->NC Parameters，弹出NC Parameters生成钻孔文件参数设置对话框。生成钻孔文件Manufacture->NC->NC Drill（只处理圆形的钻孔），弹出NC Drill对话框，Drill->Layer pair指板上全部是通孔类的钻孔，Drill->By layer指板上含盲孔或埋孔的钻孔。单击Drill就会生成所需的钻孔数据文件。

Manufacture->NC->NC Drill只处理圆形的钻孔。

矩形钻孔需要使用Manufacture->NC->NC Route，弹出NC Route对话框，点击Route即可生成处理矩形钻孔的钻孔数据文件。生成钻孔表及钻孔图Manufacture->NC->Drill Legend。

---

Artwork文件

Manufacture->Artwork，弹出Artwork Control Form控制出底片文件的对话框。Film Control标签Plot mode->Postive表示出正片。Plot mode->Negative表示出负片，一般在出电源层的时候使用。Film Control标签Vector Lased pad behavior建议勾选，此格式的文件对负片的支持比较好。General Parameters标签Device type->Gerber RS274X格式支持比较广泛，及其它一些配置。可选添加出光绘文件边框Setup->Areas->Photoplot OutlineDisplay->Color/Visibilty调整只显示需要输出光绘文件的层，回到Artwork Control Form，右键Film Control标签Available films列表任意一项，选择Add右键菜单项，添加新film。

一般需要添加顶/底层丝印film、顶/底层助焊film、顶/底层阻焊film、钻孔film、边框film。

设置完所有需要输出的film，勾选上所需要的film，单击Create Artwork创建Artwork。

---

需要提供的生产文件

• art_param.txt
• nc_param.txt
• 钻孔生成的 *.drl（圆孔）, *.rou（非圆孔）
• Artwork生成的 *.art文件