抢答器的设计与制作

2006-06-13 12:56:44

课题五 抢答器的设计与制作

一、抢答器的功能要求

1、８路抢答输入;

2、稳定显示与输入开关编号相对应的数字0-7；

3、具有定时抢答的功能，由主持人预先设定时间；

4、当主持人按下抢答开关时、当有人抢答时、当抢答时间到时具有报警功能。

二、相关芯片的功能说明

1. 优先编码器 74LS148

编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。

优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8线－3线）和74LS147（10线－4线）两种制式。

优先编码器是较常用的编码器，下面以74LS148为例，介绍它的逻辑功能。此芯片为8线－3线优先编码器。图5-1（a）是其功能简图，图5-1（b）是管脚引线图，表5-1是其真值表。

表5-1　74LS148　8线－3线优先编码真值表

输 入

输 出

1

X

X

X

X

X

X

X

X

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

1

1

1

0

0

X

X

X

X

X

X

X

0

0

0

0

0

1

0

X

X

X

X

X

X

0

1

0

0

1

0

1

0

X

X

X

X

X

0

1

1

0

1

0

0

1

0

X

X

X

X

0

1

1

1

0

1

1

0

1

0

X

X

X

0

1

1

1

1

1

0

0

0

1

0

X

X

0

1

1

1

1

1

1

0

1

0

1

0

X

0

1

1

1

1

1

1

1

1

0

0

1

0

0

1

1

1

1

1

1

1

1

1

1

0

1

（a）功能简图 （b）管脚引线图

图5-1 ^{74LS148 8线—3线优先编码器}

功能说明：74LS148的输入端和输出端低电平有效。图5-1（a）是其功能简图，图中电源和地未画， ~是输入信号，~为三位二进制编码输出信号，＝1时，编码器禁止编码，当＝0时，允许编码。是技能输出端，只有在＝0，而~均无编码输入信号时为0。为优先编码输出端，在＝0而~的其中之一有信号时，＝0。~各输入端的优先顺序为：级别最高，级别最低。如果＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按编码，＝000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编码。

2、译码器及应用

译码与编码是相反的过程，是将二进制代码表示的特定含义翻译出来的过程。能实现译码功能的组合逻辑电路称为译码器。

集成译码器可分为三种，即：二进制译码器、二－十进制译码器和显示译码器。

二进制译码器是将输入的二进制代码的各种状态按特定含义翻译成对应输出信号的电路。也称为变量译码器。若输入端有n位，代码组合就有2ⁿ个，当然可译出2ⁿ个输出信号。

显示译码器由译码输出和显示器配合使用，最常用的是BCD七段译码器。其输出是驱动七段字形的七个信号，常见产品型号有74LS48、74LS47等。

字符显示器：分段式显示是将字符由分布在同一平面上的若干段发光笔划组成。电子计算器，数字万用表等显示器都是显示分段式数字。而LED数码显示器是最常见的。通常有红、绿、黄等颜色。LED的死区电压较高，工作电压大约1.5~3V，驱动电流为几十毫安。图5-2是七段LED数码管的引线图和显示数字情况。74LS47译码驱动器输出是低电平有效，所以配接的数码管须采用共阳极接法；而74LS48译码驱动器输出是高电平有效，所以，配接的数码管须采用共阴极接法。数码管常用型号有BS201、BS202等。图5-3（a）是共阴式LED数码管的原理图，使用时，公阴极接地，7个阳极a~g由相应的BCD七段译码器来驱动，如图5-3（b）所示。

（a）引线图 （b）七段字形组合情况

图5-2 七段LED数码管

图5-3 共阴式LED数码管的原理图和驱动电路

3. 中规模集成BCD七段显示译码驱动器

上面提到，74LS48是输出高电平有效的中规模集成BCD七段显示译码驱动器，它的功能简图和管脚引线图如图5-4所示。其真值表见表5-2所示。

表5-2　74LS48BCD七段译码驱动器真值表

十进制

数或

功能

输 入

输 出

A₃

A₂

A₁

A₀

a

b

c

d

e

f

g

0

1

1

0

0

0

0

1

1

1

1

1

1

1

0

1

1

×

0

0

0

1

1

0

1

1

0

0

0

0

2

1

×

0

0

1

0

1

1

1

0

1

1

0

1

3

1

×

0

0

1

1

1

1

1

1

1

0

0

1

4

1

×

0

1

0

0

1

0

1

1

0

0

1

1

5

1

×

0

1

0

1

1

1

0

1

1

0

1

1

6

1

×

0

1

1

0

1

0

0

1

1

1

1

1

7

1

×

0

1

1

1

1

1

1

1

0

0

0

0

8

1

×

1

0

0

0

1

1

1

1

1

1

1

1

9

1

×

1

0

0

1

1

1

1

1

0

0

1

1

10

1

×

1

0

1

0

1

0

0

0

1

1

0

1

11

1

×

1

0

1

1

1

0

0

1

1

0

0

1

12

1

×

1

1

0

0

1

0

1

0

0

0

1

1

13

1

×

1

1

0

1

1

1

0

0

1

0

1

1

14

1

×

1

1

1

0

1

0

0

0

1

1

1

1

15

1

×

1

1

1

1

1

0

0

0

0

0

0

0

灭灯

×

×

×

×

×

×

0

0

0

0

0

0

0

0

灭零

1

0

0

0

0

0

0

0

0

0

0

0

0

0

试灯

0

×

×

×

×

×

1

1

1

1

1

1

1

1

74LS48的输入端是四位二进制信号(8421BCD码)，a、b、c、d、e、f、g是七段译码器的输出驱动信号，高电平有效。可直接驱动共阴极七段数码管，是使能端，起辅助控制作用。

使能端的作用如下：

(1) 是试灯输入端，当=0，=1时，不管其它输入是什么状态，a~g

七段全亮；

(2)灭灯输入，当=0，不论其它输入状态如何，a~g均为0，显示管熄灭；

(3)动态灭零输入，当=1，=0时，

如果=0000时，a~g均为各段熄灭；

(4) 动态灭零输出，它与灭灯输入共用一个引出端。当=0或=0且=1，=0000时，输出才为0。片间

与配合，可用于熄灭多位数字前后所不需要显示的零。

（a）74LS48功能简图 （b）74LS48管脚引线

图5-4

4.RS触发器

1. 保持状态。当输入端接入==1的电平时，如果基本SR触发器现态=1、=0，则触发器次态=1、=0；若基本SR触发器的现态=0、=1，则触发器次态=0、=1。即==1时，触发器保持原状态不变。

2. 置0状态。当=1，=0时，如果基本SR触发器现态为=1、=0，因=0，会使=1，而=1与=1共同作用使端翻转为0；如果基本SR触发器现态为=0、=1，同理会使=0，=1。只要输入信号=1，=0，无论基本SR触发器的输出现态如何，均会使输出次态置为0态。

（a）逻辑图 (b) 逻辑符号 (c) 波形图

图5-5 基本SR触发器

3. 置1状态。当=0、=1时，如果触发器现态为=0、=1，因=0，会使G₁的输出端次态翻转为1，而=1和=1共同使G₂的输出端=0；同理当=1、=0，也会使触发器的次态输出为=1、=0；只要=0、=1，无论触发器现态如何，均会将触发器置1。

4. 不定状态。当==0时，无论触发器的原状态如何，均会使=1，=1。当脉冲去掉后，和同时恢复高电平后，触发器的新状态要看G₁ 和G₂两个门翻转速度快慢，所以称==0是不定状态，在实际电路中要避免此状态出现。基本SR触发器的逻辑图、逻辑符号和波形图如图5-5所示。

基本SR触发器的输出端随输入电平和变化的波形图如图5-5（C）所示。表5-3是基本SR触发器功能真值表，用它来描述SR触发器的逻辑功能。由表5-3化简得到逻辑功能表达式（也称为特性方程）如式5.1所示，，称之为约束条件。图5-6是74LS279管脚引线图。

表5-3 基本SR触发器功能真值表

功能

0

0

不定

0

1

1

置1

1

0

0

置0

1

1

保持

综上所述基本SR触发器具有置0、置1、保持功能且不允许与同时为0，集成产品74LS279就是这种四SR触发器。

对应的特性方程为： （5.1）

其中，表示现态，即原态。表示次态，即新状态。

图5-6 74LS279管脚引线图

5.计数器

同步十进制计数器

十进制计数器品种很多，有十进制加法计数器、十进制减法计数器和十进可逆计数器，下面仅以74LS192同步十进制可逆计数器为例。介绍它的功能特点。74LS192是属8421BCD码，它的功能简图如图5-7所示，它的功能真值表如表5-4所示。从表5-4可见：

① 是异步清零端，且高电平有效。

② 是并行置数端，低电平有效，且在有效。

③ 和是两个时钟脉冲，当，时钟脉冲由端接入。并且时，74LS192处于加法计数状态；当脉冲从端输入，且时，74LS192处于减法计数状态；时，计数器处于保持状态。

④ 是进位端，是借位端。

表5-4 74LS192功能真值表

1

×

×

×

×

×

×

×

0

0

0

0

0

0

×

↑

0

1

↑

1

×

×

×

×

加法计数

0

1

1

↑

×

×

×

×

减法计数

0

1

1

1

×

×

×

×

保持

^{图5-7 74LS192 脚引线图}

三、抢答器原理图

抢答器各部分之间的逻辑关系如图5-12所示。

抢答号显示电路如图5-13所示。

延时显示电路如图5-14所示。

秒脉冲电路如图5-15所示。

蜂鸣器电路如图5-16所示。

逻辑控制电路如图5-17所示。

抢答器各部分之间的逻辑关系如图5-12所示。其中秒脉冲电路为整个系统提供基本时钟，系统在基本时钟驱动下完成各部分时序动作。抢答号显示电路的功能是在特定的时间之内显示出第一个按下的按键号码，电路中设计了自锁电路。使得当第一个键按下后，其他按键不起作用。

延时显示电路的功能是当主持人开关按下后开始显示计时时间。逻辑控制电路完成各个电路间的信号逻辑变换。蜂鸣电路控制蜂鸣器在适当的工作时段发出声音提示。

图5-12 抢答器总逻辑图

抢答号显示电路如图5-13所示。本电路由优先编码器U1，RS触发器U2，译码器U3及数码管U4组成。S0—S7是8个抢答按键。抢答时最先按下的按键号被U1编码，送到RS触发器U2的输入端，YEX非被送到1S，按键号被送到2S,3S,4S。U2的输出分别是1Q,2Q,3Q,4Q。其中1Q锁存了YEX非。1Q=1,既为按键有效。1Q又被反送回U1的EI非端，使U1禁止编码。此时，按键号被锁存到U2中直到下一次按下主持人控制开关。同时U2中的按键号又被送到译码器U3经U4显示出来。图中RBO信号是禁止显示信号，当RBO=1时，禁止显示。当RBO=0时，正常显示抢答号。

蜂鸣器电路如图5-16所示。主电路由74121单稳态触发器组成，当输入端3、4、5管脚符合表5-6时，6脚Q端输出一个延时高电平，由三极管T1驱动蜂鸣器B1发出响声。声音持续时间由R1、C1的时间常数决定（原理见8.集成单稳态触发器一节）。

图5-16 蜂鸣器电路图

逻辑控制电路如图5-17所示。电路由一个三输入与门U14A、两个非门U13A，U13B和一个与非门U15A组成。图中CP是秒脉冲电路输出的时钟信号。1Q是有键按下时的锁存信号。1Q高电平时有效。从图中可以看出，1Q=1时：U13A输出=0，这个信号将U14A与U15A两个门封锁。使U14A输出恒为0，U15A输出恒为1。从图中还可发现定时到信号与1Q有相似之处。当定时到信号=0时，也将U14A与U15A两个门封锁。使U14A输出恒为0，U15A输出恒为1。CD是本电路的一个输出信号，CD实际上是一个受控的时钟信号。当定时到信号=1，1Q=0时，CD是一个与CP反相位的方波脉冲。当上述条件不成立时，CD恒为1。RBO是本电路的另一个输出端，它控制抢答号的显示。RBO=1时，抢答号可以显示。RBO=0时，抢答号不显示。

图5-17 逻辑控制电路图

主持人开关按下，279的R端为零，1Q~4Q为零，148的使能端EI为零，启动该芯片；无论哪位抢答者按下任何一个抢答开关，148有对应输出，同时GS输出为零，使1Q=1，通过EI封锁148芯片，此时，其它抢答者再按下抢答开关均不再起作用。

六、PCB图和安装图