科研日报 20150831 FFT ETHERNET

第一天写，完全随性而写，写给自己以后看吧

2015.8.31

开学快乐（真是太假了）

今天主要是重温一下一体化ZYNQ重配置的整体结构，这里就不细说了。

主要想了一下之前没有想到的关于网口传数据的内容。查了一下资料主要用这种架构

 

在D盘中已经建立好工程

 

有几个问题：输入进来的网口信号通过PHY芯片转换成GMII输入给ZYNQ， ZYNQ如何对数据进行处理呢？这个GMII电平怎么能转换成正常的数据流存储到RAM里面？处理过后的数据如何存在RAM中？

明天问大武哥

上层软件SDK要对数据进行什么操作呢？这个应该是这个内容的重点。

 

网口这部分，ZYNQ负责将输入的数据存到RAM里面，后面ZYNQ PS模块要做的 基本就是给PL部分的重配模块进行操作命令（数据起始，状态信息等）了。吧RAM的起始地址告诉FPGA，时序给FPGA，上电之后FPGA应该就可以自己读了，完美。（调得出来么完美你妹）

 

下面就是吧之前写好的重配逻辑要写成AXI IP核了。这个等板子回来再搞吧。

 

 

 

今天做的第二个主要就是看了一下 FFT的东西，这个可以作为算法加到毕设里面

UG871主要是做这个的。里面有具体做用HLS实现FFT的步骤，以后可以逐渐练习

 

 

硬件设计参考此文档，是CSDN一个做的音频分析仪，用到了FFT。

就这样收拾收拾下班了，