组合逻辑电路

概述：

组合逻辑电路功能的几种表示方法：真值表、卡诺图、逻辑表达式及时间图。

组合逻辑电路的分类：

按逻辑功能特点分类：加法器、编码器、译码器、数据选择器、数据分配器、只读存储器等

按基本开关元件不同:TTL CMOS等类型。

按集成度不同：SSI MSI LSI VLSI

1、组合逻辑电路分析和设计方法

（1）分析方法：由已知逻辑图推——逻辑表达式——真值表——分析出电路基本功能

（2）设计方法：其逆过程。

2、加法器

半加器、全加器

加法器：根据进步方式不同，有串行进位加法器和超前进加法器（高速）。

3、数值比较器

n位二进制比较，输出三种结果：大于 小于 等于。

4、编码器：输入信号——编码规则——编码输出

（1）二进制编码器：用n位二进制代码对N=2n个信号进行编码的电路。

优先编码器：优先级别高的信号排斥低的信号实现优先编码，典型8线—3线编码器。

（2）二—十进制编码器：采用8421 BCD码进行的编码，典型10线—4线编码器。

（3）几种常用编码：8421码、余3码、2421码、5211码、余3循环码、右移循环码等等

5、译码器：编码—译码规则—原信号输出

（1）二进制译码器：将二进制代码的各种代码，按编码规则译码出原始信号的电路。典型：3线—8线译码器

二进制译码器的级联，4线—16线译码器。

（2）二—十进制译码器：将十进制数的二进制编码即BCD码翻译长对应的10个原始信号的电路。

（3）显示译码器：对应的显示器（数码管）

6、数据选择器和数据分配器

数据选择器：将多路输入信号按照选择控制信号挑选一路的电路。

数据分配器：将1路输入数据按照选择控制信号传送到m个输出端的任何1个输出端的电路。

7、用中规模集成电路实现组合逻辑电路。

8、只读存储器

（1）分类：掩膜ROM、可编程ROM（PROM）、可擦除可编程ROM（EPROM）。

（2）工作原理

（3）容量扩展：重点，与RAM结合分析。

9、组合电路中的竞争冒险

（1）竞争冒险：在组合电路中，当输入信号改变状态时，输出端可能出现虚假信号—过渡干扰脉冲的现象。

（2）产生原因：

在数字电路中，任何一个门电路只要有两个输入信号同时向相反方向变化，其输出端就可能产生干扰脉冲。

原因：

a.信号A、B不可能突变，状态改变都要经历一段极短的过渡时间。

b.信号A、B改变状态的时间有先有后，因为他们经历的传输路径长短不同，门电路的传输时间也不可能完全一样。

注意：我们说电路中存在竞争冒险，并不等于一定有干扰脉冲产生。

（3）消除竞争冒险的方法

a.引入封锁脉冲（负脉冲），

要求：封锁脉冲必须与输入脉冲的转换同步，脉冲宽度应大于电路从一个稳态到另一个稳态的过渡时间。

b.引入选通脉冲（正脉冲），脉冲宽度和产生时间是有严格要求的。

c.接入滤波电容，加一个几百微法的无极性电容。

d.修改逻辑设计，增加冗余项。可能要增加一个门电路。

10、VHDL语言编程仿真。