如何使用synplify综合ISE Core Generate生成的IP核
来源:互联网 发布:python turtle库下载 编辑:程序博客网 时间:2024/05/22 04:28
Xilinx的ISE软件有自带的综合工具XST,但是我们有时候需要使用第三方的综合工具(例如Synopsys的Synplify Pro,Synplify Primier,其中,Synplify Primier可以综合synopsys的DesignWare库),这时候就需要在synplify上综合完之后生成edif网表文件,然后作为ISE的输入文件进行Implement。
如果工程中需要ISE Core Generate生成的IP核,那么如何在synplify上综合它呢?因为在用core Generate生成IP核的时候,同时会产生一个同名的verilog模型,该文件用于行为仿真。综合步骤如下:
1、首先,synplify新建工程,添加文件,将工程下的所有HDL文件添加进来,包括IP核的Verilog描述文件(例如sram_ise.v)。
2、添加该IP核在ISE上产生的ngc网表文件sram_ise.ngc
3、将sram_ise.v设置成黑盒子(黑盒子:模块的描述文件,只包含端口信息而没有实现的信息,这个文件通常称为wrapper),设置方法为在模块端口列表后加上综合命令/*synthesis syn_black_box*/,如下图,这样软件就会自动寻找project下的网表文件了
4、运行综合run,产生edf文件。
5、点击菜单栏option—>Xilinx—>Start ISE Project Navigator,打开ISE并自动新建工程
6、得到如下图的工程目录,可以看到该ISE工程输入文件为edif/edf网表文件,其中ucf文件为约束文件,可以对其添加管脚约束,然后就可以进行Implement了。
(以上内容为个人总结,如有错误欢迎读者指正)
- 如何使用synplify综合ISE Core Generate生成的IP核
- EDK中如何使用ISE中生成的IP
- ISE使用IP核生成的SRAM,读写需要时钟的原因
- ISE 中使用system generate
- 如何在ISE中更新老版本的IP核
- Xilinx ISE生成rom/ram IP核
- ISE的IP核clocking wizard使用和例化
- 如何让ISE综合时使用Block RAM?
- 在EDK里面添加ISE IP core的方法
- Synplify Pro软件的使用
- Synplify Pro软件的使用
- ISE综合出错的问题解决
- 如何更改ISE的IP核生成器中默认关联的PDF阅读器?
- 如何更改ISE的IP核生成器中默认关联的PDF阅读器?
- 如何更改ISE的IP核生成器中默认关联的PDF阅读器?
- 如何在Model Sim SE中添加库以仿真ISE的IP核
- lattice 的Synplify pro综合工具,以及RTL寄存器查看
- ISE中的Force Process Up-to-Date功能:ISE中如何在未综合实现的前提下打开ChipScope ?
- PLSQL Developer使用
- linux 下动态链接库的创建与使用——dlopen,dlsym
- 我的就业心态
- Android 项目(一):自定义View绘制“折线图”
- android获取单个通讯录联系人信息并分享内容(短信邀请)
- 如何使用synplify综合ISE Core Generate生成的IP核
- 关于考试作弊引发的关于诚信的思考
- ML基石_12_NonLinearTransformation
- NSURLSession断点续传
- 逃出迷宫完整算法C++
- Mac编译Android 6.0
- 素数筛选法
- mac远程桌面连接无法验证您希望连接的计算机的身份
- 项目37.2 单位转换对照表