TTL和CMOS的区别

什么是TTL电平，什么是CMOS电平，他们的区别
(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc，而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
(二)TTL电平是5V，CMOS电平一般是12V。
因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。
5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。
(三)TTL电平标准
输出 L： <0.8V ； H：>2.4V。
输入 L： <1.2V ； H：>2.0V
TTL器件输出低电平要小于0.8V，高电平要大于2.4V。输入，低于1.2V就认为是0，高于2.0就认为是1。

CMOS电平：
输出 L： <0.1*Vcc ； H：>0.9*Vcc。
输入 L： <0.3*Vcc ； H：>0.7*Vcc.

一般单片机、DSP、FPGA他们之间管教能否直接相连. 一般情况下，同电压的是可以的，不过最好是要好好查查技术手册上的VIL,VIH,VOL,VOH的值，看是否能够匹配（VOL要小于VIL，VOH要大于VIH，是指一个连接当中的）。有些在一般应用中没有问题，但是参数上就是有点不够匹配，在某些情况下可能就不够稳定，或者不同批次的器件就不能运行。

例如：74LS的器件的输出，接入74HC的器件。在一般情况下都能好好运行，但是，在参数上却是不匹配的，有些情况下就不能运行。  


74LS和54系列是TTL电路，74HC是CMOS电路。如果它们的序号相同，则逻辑功能一样，但电气性能和动态性能略有不同。如，TTL的逻辑高电平为>  2.7V,CMOS为>  3.6V。如果CMOS电路的前一级为TTL则隐藏着不可靠隐患，反之则没问题。

*****************************************************************************************************************

TTL电平：
   输出高电平  〉2.4V         输出低电平 〈0.4V
  在室温下，一般输出高电平是3.5V  输出低电平是0.2V。
   最小输入高电平和低电平
   输入高电平  〉=2.0V          输入低电平  《=0.8V   
它的噪声容限是0.4V.
CMOS电平：
  1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。而且具有很宽的噪声容限。

电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v《＝＝》cmos 3。3v），所以互相连接时需要电平的转换：就
是用两个电阻对电平分压，没有什么高深的东西。


OC门，即集电极开路门电路，它必须外界上拉电阻和电源才能将开关电平作为高低电平用。否则它一般只作为开关大电压和
大电流负载，所以  又叫做驱动门电路。

TTL和COMS电路比较：
1、TTL电路是电流控制器件，而coms电路是电压控制器件。
2、TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
   COMS电路的速度慢，传输延迟时间长(25--50ns),但功耗低。
   COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3、COMS电路的锁定效应：
   COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。这种效应就是锁定效应。当产生
锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：
  (1)、在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
  (2)、芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
  (3)、在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
  (4)、当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电
源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。

4、COMS电路的使用注意事项
  (1)、COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉
电阻或者下拉电阻，给它一个恒定的电平。
  (2)、输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
  (3)、当接长信号传输线时，在COMS电路端接匹配电阻。
  (4)、当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
  (5)、COMS的输入电流超过1mA，就有可能烧坏COMS。 
   


5、TTL门电路中输入端负载特性（输入端带电阻特殊情况的处理）：
  1、悬空时相当于输入端接高电平。因为这时可以看作是输入端接一个无穷大的电阻。
  2、在门电路输入端串联10K电阻后再输入低电平，输入端出呈现的是高电平而不是低电平。因为由TTL门电路的输入端负载
特性可知，只有在输入端接的串联电阻小于910欧时，它输入来的低电平信号才能被门电路识别出来，串联电阻再大的话输入
端就一直呈现高电平。这个一定要注意。
COMS门电路就不用考虑这些了。


6、TTL电路有集电极开路OC门，MOS管也有和集电极对应的漏极开路的OD门，它的输出就叫做开漏输出。
   OC门在截止时有漏电流输出，那就是漏电流，为什么有漏电流呢？那是因为当三机管截止的时候，它的基极电流约等于
0，但是并不是真正的为0，经过三极管的集电极的电流也就不是真正的0，而是约0。而这个就是漏电流。
   开漏输出：OC门的输出就是开漏输出；OD门的输出也是开漏输出。它可以吸收很大的电流，但是不能向外输出的电流。所
以，为了能输入和输出电流，它使用的时候要跟电源和上拉电阻一齐用。

   OD门一般作为输出缓冲/驱动器、电平转换器以及满足吸收大负载电流的需要。
7、什么叫做图腾柱，它与开漏电路有什么区别？

TTL集成电路中，输出有接上拉三极管的输出叫做图腾柱输出，没有的叫做OC门。因为TTL就是一个三级   关，图腾柱也就是
两个三级管推挽相连。所以推挽就是图腾。
一般图腾式输出，高电平400UA，低电平8MA 
  
TTL电平（L电平：小于等于0.8V ；H电平：大于等于2V） 
COMS电平（L电平：小于等于0.3Vcc ；H电平：大于等于0.7Vcc） 

CMOS 器件不用的输入端必须连到高电平或低电平, 这是因为 CMOS 是高输入阻抗器件, 理想状态是没有输入电流的. 如果不用的输入引脚悬空, 很容易感应到干扰信号, 影响芯片的逻辑运行, 甚至静电积累永久性的击穿这个输入端, 造成芯片失效.
另外, 只有 4000 系列的 CMOS 器件可以工作在 15伏电源下, 74HC, 74HCT 等都只能工作在 5伏电源下, 现在已经有工作在 3伏和 2.5伏电源下的 CMOS 逻辑电路芯片了. 
  
CMOS电平和TTL电平: CMOS电平电压范围在3～15V，比如4000系列当5V供电时，输出在4.6以上为高电平，输出在0.05V以下为低电平。输入在3.5V以上为高电 平，输入在1.5V以下为低电平。而对于TTL芯片，供电范围在0～5V，常见都是5V，如74系列5V供电，输出在2.7V以上为高电平，输出在 0.5V以下为低电平，输入在2V以上为高电平，在0.8V以下为低电平。因此，CMOS电路与TTL电路就有一个电平转换的问题，使两者电平域值能匹 配。 
  
有关逻辑电平的一些概念 ：
要了解逻辑电平的内容，首先要知道以下几个概念的含义：
1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。
3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。
4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。
5： 阀值电平(Vt)：数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的 阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。
对于一般的逻辑电平，以上参数的关系如下：
Voh > Vih > Vt > Vil > Vol。
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。
7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。
8：Iih：逻辑门输入为高电平时的电流（为灌电流）。
9：Iil：逻辑门输入为低电平时的电流（为拉电流）。
门 电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极 开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。对于集电极开路（OC） 门，其上拉电阻阻值RL应满足下面条件：
（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：线与的开路门数；m：被驱动的输入端数。
：常用的逻辑电平
·逻辑电平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。

******************************************************************************************************************

1.CMOS是场效应管构成，TTL为双极晶体管构成
2.COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
3.CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
4.CMOS功耗很小，TTL功耗较大（1～5mA/门）
5.CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。

*******************************************************************************************************************

OC门，又称集电极开路（漏极开路）与非门门电路，Open Collector（Open Drain）。为什么引入OC门？

实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。

OC门主要用于3个方面：
1、

实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。
2、
线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST门）来实现。 用OC门实现线与，应同时在输出端口应加一个上拉电阻。
3、
三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。

*******************************************************************************************************************

        a) 什么是Setup 和Holdup时间？
 建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间， 如果保持时间不够，数据同样不能被打入触发器。

b) 什么是竞争与冒险现象？怎样判断？如何消除？
 信号在FPGA器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化,往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在"冒险"。用D触发器，格雷码计数器，同步电路等优秀的设计方案可以消除。

c) 请画出用D触发器实现2倍分频的逻辑电路？
 就是把D触发器的输出端加非门接到D端。

d) 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？
 将几个OC门结构与非门输出并联，当每个OC门输出为高电平时，总输出才为高，这种连接方式称为线与。

e) 什么是同步逻辑和异步逻辑？
 整个设计中只有一个全局时钟成为同步逻辑。
 多时钟系统逻辑设计成为异步逻辑。

f) 请画出微机接口电路中，典型的输入设备与微机接口逻辑示意图（数据接口、控制接口、所存器/缓冲器）。
 是不是结构图？

g) 你知道那些常用逻辑电平？TTL与COMS电平可以直接互连吗？
 TTL,cmos，不能直连
 LVDS:LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
 ECL：（EmitterCoupled Logic)即射极耦合逻辑，是带有射随输出结构的典型输入输出接口电路
 CML: CML电平是所有高速数据接口中最简单的一种。其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作。