FPGA异步复位同步释放的详细解释
来源:互联网 发布:ios 阿里百川的云推送 编辑:程序博客网 时间:2024/05/21 12:02
假设rst_async_n撤除时发生在clk上升沿,如果如下电路则可能发生亚稳态事件。
如图第一个方框内是异步复位和同步释放电路。有两个D触发器构成。第一级D触发器的输入时VCC,第二级触发器输出是可以异步复位,同步释放后的复位信号。
电路目的:方式复位信号撤除时产生亚稳态事件。
所谓异步复位和同步释放,是指复位信号是异步有效的,即复位的发生与clk无关。后半句“同步释放”是指复位信号的撤除(释放)则与clk相关,即同步的。
下面说明一下如何实现异步复位和同步释放的。
异步复位:显而易见,rst_async_n异步复位后,rst_sync_n将拉低,即实现异步复位。
同步释放:这个是关键,看如何实现同步释放,即当复位信号rst_async_n撤除时,由于双缓冲电路的作用,rst_sync_n复位信号不会随着rst_async_n的撤除而撤除。
假设rst_async_n撤除时发生在clk上升沿,如果不加此电路则可能发生亚稳态事件。但是加上此电路以后,假设第一级D触发器clk上升沿时rst_async_n正好撤除,则D触发器1输出高电平“1”,此时第二级触发器也会更新输出,但是输出值为前一级触发器次clk来之前时的Q1输出状态。显然Q1之前为低电平,顾第二级触发器输出保持复位低电平,直到下一个clk来之后,才随着变为高电平。即同步释放。
- module ex1 (
- output rst_sync_n,
- input clk, rst_async_n);
- reg rst_s1, rst_s2;
- always @ (posedge clk, posedge rst_async_n)
- if (rst_async_n) begin
- rst_s1 <= 1'b0;
- rst_s2 <= 1'b0;
- end
- else begin
- rst_s1 <= 1'b1;
- rst_s2 <= rst_s1;
- end
- assign rst_sync_n = rst_s2;
- endmodule
版权声明:转载请注明出处:http://blog.csdn.net/lg2lh
0 0
- FPGA异步复位同步释放的详细解释
- FPGA基础之异步复位和同步释放电路的详细解释
- FPGA基础之异步复位和同步释放电路的详细解释
- 异步复位和同步释放电路的详细解释
- 异步复位和同步释放电路的详细解释
- FPGA:同步复位,异步复位以及异步复位同步释放
- FPGA中韩彬(大神)的异步复位,同步释放方法
- FPGA异步复位同步释放解析
- FPGA异步复位同步释放解析
- FPGA—异步复位同步释放
- FPGA基础-异步复位,同步释放
- FPGA基础知识11(FPGA异步复位同步释放解析)
- FPGA同步复位,异步复位以及异步复位同步释放实例分析
- 异步复位、同步释放
- 异步复位、同步释放
- 异步复位、同步释放
- 异步复位同步释放
- 异步复位同步释放
- Android UI 设计——RadioButton 和 CheckBox 控件
- python读取xml文件
- Java_利用多线程实现窗口组件背景图大小按比例变化
- linux程序设计学习笔记
- 将字符串逐字符或逐词反转
- FPGA异步复位同步释放的详细解释
- hdu1520 Anniversary party
- 见过的最全的iOS面试题
- loaded the "ViewControll" nib but theview outlet was not set
- 使用Volley框架的ImageLoader加载网络图片
- Matlab变量及其命名规则
- HashSet<String>, HashMap<String, String>, Hashtable<String, String>
- SharePoint 的Discussion List的Discussion Content Type属于Folder 类型,并非是Item类型
- Android UI 设计——EditText 控件