verilog 变量命名注意事项
来源:互联网 发布:淘宝试用官网 编辑:程序博客网 时间:2024/06/11 09:39
Verilog中的变量是区分大小写的。当我们在进行模块调用时,用于连接两个module的例化的信号是可以不声明而直接使用的。当我们在时钟的module里面将时钟输出信号CLK_20M赋给Clk_20M,而给需要使用时钟CLK_20M的模块输入clk_20M/Clk_20M,这时输入clk_20M/Clk_20M的模块会因缺少时钟信号而无法正常工作。而且这个问题十分隐蔽,很难找出来。因此在给时钟命名的时候最好统一用小写,或者统一用大写,形成良好的编程习惯。
此外,当在顶层模块中将各个模块连接起来的时候,如果定义了中间变量用于连接,最好在综合的时候进行如下操作:点击菜单栏的Process,选择Process Properties,在弹出的页面中选中左边Category中的Synthesis Option ,然后找到switch name 为 -keep hierarchy 的行,然后将对应的value值修改成soft。如果不做这个修改,会导致很多信号报错(have no source)。
1 0
- verilog 变量命名注意事项
- PowerBuilder变量及命名规范及注意事项
- verilog pli 使用注意事项
- verilog 语法 注意事项
- verilog 综合注意事项
- PowerBuilder编程变量命名规范及开发注意事项
- PowerBuilder编程变量命名规范及开发注意事项
- verilog编码风格 --- 命名规则
- Verilog编程testbench的注意事项
- Verilog转换为VHDL注意事项
- 变量命名
- 变量命名
- 变量命名
- 变量命名
- 变量命名
- 变量命名
- 变量命名
- 变量命名
- Javascript:学习Javascript的思维导图
- scala的liftweb 的一个例子的部署
- android淘宝客户端高性能高稳定性应用框架的构架(1)(写给新手)
- Cloud Design Pattern - Compensating Transaction(事务修正)
- 【数据结构】BST:二叉排序树算法
- verilog 变量命名注意事项
- 经典错误:插入for循环后程序无法运行
- 二进制运算
- linux信号处理函数
- MFC控件数据交换:DDX
- ssh tunnel 代理
- 动态代理可以使代理模式更加灵活
- 工厂方法PK抽象工厂
- ListView 中 getSelectedView() 和 getSelectedItem() 区别