FPGA 5分频程序
来源:互联网 发布:易语言上位机编程 编辑:程序博客网 时间:2024/04/29 16:06
一、FPGA实现奇数倍分频,以5分频为例,代码如下:
module div(MCLK,DIV5_CLK,DIV0,DIV1,COUNT0);
input MCLK; //时钟输入
output DIV5_CLK; //5分频输出
output DIV0,DIV1; //(N-1)/2分频输出
reg DIV0;
reg DIV1;
parameter N = 5; // 设置分频数N(奇数)
parameter M = 2; // (N-1)/2
output [2:0]COUNT0; //计数器计数寄存器
reg[2:0] COUNT0 = 0;
reg[2:0] COUNT1 = 0;
always@(posedge MCLK) //MCLK上升沿分频
begin
if(COUNT0==2)begin
DIV0=0;
end else if(COUNT0==5)begin
COUNT0=0;
DIV0=1;
end
COUNT0=COUNT0+1;
end
always@(negedge MCLK) //MCLK下降沿分频
begin
if(COUNT1==2)begin
DIV1=0;
end else if(COUNT1==5)begin
DIV1=1;
COUNT1=0;
end
COUNT1=COUNT1+1;
end
assign DIV5_CLK=DIV0|DIV1; //两路(N-1)/2分频输出相或
endmodule
仿真图如下所示:
0 0
- FPGA 5分频程序
- FPGA 5 分频设计
- FPGA三分频,五分频,奇数分频
- 【FPGA】时钟分频设计
- FPGA 时钟分频
- 【马春杰杰】使用FPGA实现任意分频、二分频
- FPGA利用待分频时钟实现任意分频
- 关于verilog分频程序
- 关于verilog分频程序
- FPGA中用verilog分频实现方法
- 关于FPGA的时钟分频问题
- FPGA中各种分频的verilog 编写
- FPGA学习笔记——分频电路设计
- 如何在FPGA中进行分频
- 用Verilog语言实现奇数倍分频电路3分频、5分频、7分频
- 分频
- 分频
- 分频
- Windows 快键方式设置启动项,快速关机和重启
- JAVA 输入输出流详解
- Shader学习整理
- 《swift2.0 官方教程中文版》 第2章-15析构过程
- 悦动圈跑步 随意提交步数 重大BUG漏洞 希望官方早些修复
- FPGA 5分频程序
- AT&T 汇编语言学习笔记
- 项目总结
- JS和OC相互调用
- NSAssert的使用
- 分分钟搞定IOS远程消息推送
- <context:component-scan>使用说明 .
- linux下jboss服务器启动和停止
- SAP CO模块权限控制