《集成电路原理》课程报告——2T-2R PCM TCAM设计

一种新型TCAM芯片（2T-2R PCM TCAM）设计

( translated by sysu1538. )

 

 

一、简介

   

TCAM(ternary content addressable memory)是三态内容寻址存储器，主要用于快速查找ACL、路由等。它是从CAM(content addressable memory)的基础上发展而来的。一般的CAM中每个bit的状态只有两个——“0”和“1” （只能进行精确匹配查找），而TCAM中每个bit有三种状态，除了“0”和“1”，还有一个“don’tcare”状态，所以称为“三态”，它是通过掩码来实现的。TCAM的这第三种状态特征使其既能进行精确匹配查找，又能进行模糊匹配查找。

尽管如此，传统TCAM的应用却存在较大的局限性。如图1所示，一个典型的SRAM TCAM单元包含16个晶体管，导致了其“成本高、功耗高”的缺点。人们试图采用软件方法进行优化，但是也存在弊端：①受限于处理器的内存；②对table尺寸的兼容性不好。

 

图1 传统SRAMTCAM单元

 

可见，为了满足bandwidth-hungry&real-time应用，设计制造“低成本、低功耗”的TCAM芯片迫在眉睫。最近有人在做12TSRAM TCAM、DRAM-based TCAM、STT RAM-basedTCAM等尝试，但是尚未取得较大的成效。这里提出的PCM TCAM方案（如图2）可能会是一个令人满意的选择。

 

图2 PCM TCAM单元

 

这种方案最显著的特点就是大大缩小了单元尺寸，相同工艺节点下，PCM TCAM的尺寸要比SRAM TCAM小一个数量级（如图3）。

 

图3 CELL SIZE

 

二、2T-2R TCAM单元

 

图1是一个2T-2R TCAM单元的原理图。在工作过程中，searchline(SL)和match line(ML)分别用于writeword line (WWL)和write bit line (WBL)；因为采用了PCM的存储设计，驱动电路必须能提供search/read操作所需的1.2V和write操作所需的2.5V；此外，由于PCM材料已经在FEOL结构上集成，存储单元不会占据die area的面积，一个2T-2R PCM TCAM位单元的尺寸就是两个晶体管的尺寸。

虽然TCAMs必须要能执行read/write操作，但是search操作才是最关键的。一个search操作的过程如下：

①给所有的MLs充高电平；

②通过SLs把搜索字的位数据递送到阵列中的每一个单元；

③每个单元比较了输入位数据和存储位数据后在MLs上产生search results，如果输入位与存储位全部匹配，ML将保持高电平，如果有任意位不匹配，ML将被置为低电平。

 

表1 STORED RESISTANCEVALUE

 

表2 SELECT LINE INPUTS

 

表1和表2分别列出了在一个典型的2位搜索输入中，stored resistance value和searchinputs的真值。

因为存储单元的开关电流比较低(~10²for PCM)，把TCAMs和电阻式存储器做在一起面临的最大问题就是保持足够的ML读出容限。如图4，传统存储器的read操作中，只有一条链路给bit-line(BL)放电；而TCAM在执行search操作的时候，半数的链路会被激活来给ML放电（传统的SRAM TCAM方案是不存在这个问题的，因为MOSFET具有较高的on/off ratio (>10⁵)）。

 

图4

 

为了解决TCAM的读出容限问题，研究人员提出了two-bitencoding和clocked self-referenced sensing两种技术：

 

三、TWO-BIT ENCODING设计

 

从图4中我们注意到：

①在一个search操作中，TCAM单元的两个FET至少有一个会被打开（最坏的情况是没有单元存储“don’tcare”状态）

②因为和每个打开的FET串联，存储单元的低on/off ratio导致了同一ML上的额外泄漏路径；

③这些泄露路径是读出容限降低的根本原因。

two-bit encoding设计通过减少平行泄漏路径来减少打开的FET的数量（由表1和表2可知）。处理后，4条FET链路只有1条打开，相比未处理时的每2条就有1条打开，泄漏路径减少了一半，达到了提高读出容限的目的。

 

图5 TWO-BIT ENCODING处理

 

此外，two-bit encoding设计也提高了TCAM搜索算法的效率。由于篇幅原因，这里不作更为详细的探讨。

 

四、CLOCKED SELF-REFERENCED SENSING设计

 

 

图6 CSRSS设计

在CSRSS设计中，输出锁相器由Reference ML生成的时序信号触发，Reference ML来源于跟踪进程、电压和温度变化的“影子阵列”（现阶段，这个参考阵列是由外部检测仪检测，期待未来能用片上电路实现检测和自动调谐）。

参考图7，sensing分两步完成——预充电和评估。

①在预充电状态（CLK=0，SI=1）下，P1和N1给ML充电，当ML的电压跨过I1的高阈值（Vth1）,I1的输出翻转（SI：1→0），关闭N1，停止充电。此时每一根ML的电压都是稍大于V_th1的一个统一值；

②在评估状态（CLK=1，SI=0）下，ML是浮动的，以一定速率放电，这个速率取决于这根ML上不匹配位的数量。当ML的电压掉到I1的低阈值（V_th2）以下，I1的输出翻转（SI：0→1），打开N1。此时的读出电压值略低于V_th2。因为和ML分享电荷，SN的电压降低，同时，在SA_out能检测到全摆幅输出。

图7 SIMULATED WAVEFORMS

 

为了检测窄容限信号，CSRSS动态调节预充电和评估的阈值电压，优化了信号的成形时间和噪声容限。因此，CSRSS保留了SRSS处理低电压摆幅的优势，也解决了PCM（以及其他非易失性存储器）技术带来的问题。

 

五、总结

   

2T-2R PCM TCAM方案把单元尺寸缩小了一个数量级，two-bitencoding设计和CSRSS设计提升了系统的鲁棒性。这为设计制造“低成本、低功耗、高性能”的TCAM芯片提供了一个方向。

 

六、参考文献

   

[1]Jing Li, et. al, “1Mb 0.41 µm²2T-2R Cell Nonvolatile TCAM with Two-bit Encoding and Clocked Self-ReferencedSensing,”  IEEE Journal of Solid-StateCircuits (JSSC) (INVITED), vol. 49, Issue 4, pp. 896-907, April, 2014

[2] JingLi,  et. al, “Phase Change Memory,”Science China (Information Sciences) (INVITED), Vol 54, No. 5: 1061-1072 (2011)