代码原则,破解相关

远离单文件主义，不可能使所有的操作都在一个巨大的模块当中实现。

建模包括功能模块  控制模块 组合模块等等。划分成小的模块

parameter T100MS = 23'd5_000_000;
大致相当于c中的define

verilogHDL建模篇。要学会建立模型。

重点。fpga是并行，顺序均可以运行的。

注意，看代码有先后顺序，但是实际执行起来却可以是并行的，一起执行。可以在脑海中幻化出电路图，想象上电之后，模块都在工作的场景。

////////------------------------------------------------------------------------------------------------////

AlwayS  同一个模块中多个always是并行运行的

第一个问题:

比如说我们有always @(a or b) begin

                    if(a) q<=b;

                    else q<=0;end

这个块是每当 a b发生变化时执行 还是a或者b中有一个是1或2个都是1时执行?

第二个问题是 always @(a) begin

如果这个a被定义为一个reg [4:0]时 程序怎么判断啥时候执行?

1。 每当A,B变化时，这个块就执行。 ALWAYS后面的叫敏感参数列表，不表示信号值，而是信号变化触发这个块的执行。

2。 如果综合逻辑没有问题，就是a的每一个元素变化时，这个块都要执行。

verilogHDL的感受。勤在图纸上动笔

笔者每次在设计之前，都喜欢将一个一个模块画在纸上，然后再使用连线的方式去完成

一个设计。从这一点，我们可以知道笔者是从“ 图形”去完成设计的准备。换一句话说，

笔者是以“ 形状”的形式作为设计的理解基础。

笔者只想告诉一个事实而已。如果着手以“ 建模”去理解 Verilog HDL 语言，以“ 形状”

去完成 Verilog HDL 语言的设计。在感觉上 Verilog HDL + FPGA 是“ 可所触及”，是一

种“ 实实在在” 的感觉，不相等于“ 编程”时的那种“ 抽象感”。

破解相关。

破解的时候，如果需要设置环境变量。但是license变量已经存在。可以在value

后加分号，再写入另一个license的地址。

破解modelsim，出现mgls文件拒绝访问，可以手动去修改此文件的访问权限即可。

遇见驱动程序无法安装的情况，很可能是win8出于安全禁止安装了。

Windows键+ R，输入shutdown.exe /r /o /f /t 00 ，系统会重新启动一个“选择一个选项” ；

2，从“选择一个选项”屏幕上，选择“疑难解答” ，选择从“疑难解答”屏幕“高级选项” ，选择从“高级选项”屏幕“Windows启动设置” ，点击“重新启动”按钮，系统将重新启动，以“高级启动选项”屏幕 ；

3，选择“禁用驱动程序签名强制” ，系统启动后，便可以正常安装“alteraUSB Blaster” 。