多周期CPU设计
来源:互联网 发布:落樱神斧华盛顿知乎 编辑:程序博客网 时间:2024/04/30 07:34
指令集和单周期的CPU设计一样,在这里就不列出来了,给出对应的链接:16位单周期CPU设计
架构图
根据指令集的操作数选取情况我将所有指令集分为8类:
1、JUMP,Branch
JUMP: Instr[7:0]
Branch:reg[10:8] + instr[7:0]
2、STORE, LOAD
LOAD: mem[instr[7:4]]+instr[3:0] -> reg[instr[10:8]]
STORE:reg[instr[10:8]] -> mem[instr[7:4]]+instr[3:0]
3、ADDI, SUBI,LDIH……
ADDI: reg[10:8] + instr[7:0] -> reg[instr[10:8]]
4、SLL,ADD……
SLL: reg[7:4] << instr[3:0] -> reg[instr[10:8]]
ADD: reg[7:4] + reg[2:0] -> reg[instr[10:8]]
5、HALT -> Do Nothing
因此有了以下状态图
MulticycleMIPS基本上就是在单周期CPU的基础上,加上几个clk将组合逻辑改为时序逻辑,当然还需要某些下的元器件的变化,例如PCwrite的添加。
对比单周期CPU,多周期CPU功耗增大了,资源也浪费了,但是多周期CPU并非一无是处,由于增加了多个CLK,最长路径缩短了,适用频率得到了改善,可以用于频率要求较高的情况下。
具体设计可以参照单周期CPU的设计,大同小异,在这里就不列出来了
0 0
- 多周期CPU设计
- 多周期CPU设计
- (Verilog)多周期CPU设计
- MIPS多周期CPU设计(Verilog)
- 多周期cpu设计与实现
- 多周期cpu设计(verilog)
- #计组实验#多周期CPU设计
- 单周期CPU设计
- 单周期CPU设计
- 单周期CPU设计
- 单周期CPU的设计
- MIPS-单周期CPU设计
- 单周期CPU设计(Verilog)
- (Verilog)单周期CPU设计
- 多周期CPU实验
- 多周期CPU实验
- 多周期CPU设计(Verilog) (更新:2017/5/29)
- 多周期CPU设计——流水灯
- 从零开始配置redis主从同步
- Zepto.js
- 单一职责原则
- python *args,**kwargs使用
- 第12周项目1:实现复数类中的运算符重载(2)
- 多周期CPU设计
- CodeForces 492D Vanya and Computer Game(二分)
- [知其然不知其所以然-24] ioremap failure
- 《jQuery从入门到精通》第一节 为什么要学习jQuery
- WordPress主题 wpdx 响应式CMS/Blog 双布局5色可选主题[v2.7版]
- Ubuntu12.04 编译安装Sphinx Coreseek3.2.14及PHP Sphinx 扩展库
- Android开发之Toast吐司的一个封装好的工具类。带有源代码java文件,
- iOS9中使用提示框的正确实现方式
- [w3schools提供的HTML系列教程]HTML介绍