Linux内核驱动之DDR3(一)寻址

1 相关原理

DDR3内部相当于存储表格，和表格的检索相似，需要先指定

行地址(row),再指定列地址(column),这样就可以准确的找到需要的单元格。对于DDR3内存，单元格称为基本存储单元(也就是每次能从该DDR3芯片读取的最小数据)，存储表格称为逻辑bank(DDR3内存芯片都是8个bank，也就是说有8个这样的存储表格)

所以寻址的流程是先指定bank地址，再指定行地址(row)，最后指列地址(column)来确定基本存储单元，每个基本存储单元的大小等于该DDR3芯片的数据线位宽,也就是每次能从单个DDR3芯片读取的最小数据长度

2 地址线和内存容量分析

由上文可知要寻址DDR3芯片的基本存储单元需要指定3个地址：

bank地址，行地址(row),列地址(column)

下面以三星MT41J1G4，MT41J512M8，MT41J256M16进行分析

MT41J1G4 – 128 Meg x 4 x 8 banks

MT41J512M8 – 64 Meg x 8 x 8 banks

MT41J256M16 – 32 Meg x 16 x 8 banks

三个型号的容量都是一样，仅仅只是数据线位宽不一样，从上述扩展命名可以分析DDR3芯片的地址线数量，数据线位宽，整体容量

比如：

MT41J256M16 - 32 Meg x 16 x 8 banks

单个DDR3芯片内部有8个banks因此有3根bank地址线BA0,BA1,BA2

每个bank大小是32M*16 bit = 64MB

有16根数据线即基本存储单元是16bit

每个bank有32M个基本存储单元,总共有32M*8=256M个地址

从datasheet分析有15bit row地址和10bit column地址。但是芯片只提供了15根地址线，不够25根。

其实原因是行地址线RA0-RA14和列地址线CA0-CA9地址线分时共用(反正是先取行地址再取列地址)所以只需要15根地址线就可以

每个bank总共有2^15 * 2^10 = 32M个基本存储单元

然后每个基本单元的大小是16bit所以总大小是32M*16bit*8 = 4Gbit

MT41J512M8 –64 Meg x 8 x 8 banks 

单个DDR3芯片内部有8个banks因此有3根bank地址线BA0,BA1,BA2

每个bank大小是64M*8bit = 64MB

有8根数据线即基本存储单元是8bit

每个bank有64M个基本存储单元,总共有64M*8=512M个地址

从datasheet分析有16bit row地址和10bit column地址。但是芯片只提供了16根地址线，不够26根。

原因也是行地址线RA0-RA15和列地址线CA0-CA9地址线分时共用

所以只需要16根地址线就可以

每个bank总共有2^16* 2^10 = 64M个基本存储单元

然后每个基本单元的大小是8bit所以总大小是64M * 8bit*8 = 4Gbit

MT41J1G4 –128 Meg x 4 x 8 banks

单个DDR3芯片内部有8个banks

每个bank大小是128M* 4bit = 64MB

有4根数据线即基本存储单元是4bit

每个bank有128M个基本存储单元,总共是128M*8=1G个的地址

从datasheet分析有16bit row地址和11bit column地址

由于行地址线RA0-RA15和列地址线CA0-CA9，CA11地址线分时共用

所以只需要16根地址线就可以

每个bank总共有2^16* 2^11 = 128M个基本存储单元

然后每个基本单元的大小是4bit所以总大小是128M *4bit*8 = 4Gbit

 

注意DDR3芯片的PAGESIZE = 2^column * 数据线位宽/8

由此可知

MT41J1G4 – 128 Meg x 4 x 8 banks

PAGESIZE= 2^11 * 4/8 = 1KB

MT41J512M8 – 64 Meg x 8 x 8 banks

PAGESIZE= 2^10 * 8/8 = 1KB

MT41J256M16 – 32 Meg x 16 x 8 banks

PAGESIZE= 2^10 * 16/8 = 2KB

 

 

3  DDR3控制器16bit/32bit概念

这儿所说的16bit/32bit指的是整个内存控制器以多长为单位进行存储，而不是单个DDR3芯片的基本存储单元

32bit表示内存控制器以32bit为单位访问内存，即给定一个内存地址。内存芯片会给内存控制器 32bit的数据到数据线上，当然该32bit数据可能不来自同一个DDR3芯片上，16bit与此类似

下面分析用两个16bit的DDR3内存如何拼成32bit的DDR3

第一片16bitDDR3的BA0,BA1,BA2连接CPU的BA0,BA1, BA2
第二片16bitDDR3的BA0,BA1,BA2连接CPU的BA0,BA1, BA2
第一片16bitDDR3的A0~A13连接CPU的A0~A13
第二片16bitDDR3的A0~A13连接CPU的A0~A13
第一片16bitDDR3的D0~D15连接CPU的D0~D15
第二片16bitDDR3的D0~D15连接CPU的D16~D31

分析下该实例。
bank地址线是3bit所以单个16bit DDR3内部有8个bank.
行地址(row)A0~A13共14bit说明每个bank有2^14行
列地址(column)A0~A9共10bit说明每个bank有2^10列

每个bank大小是2^14 * 2^10 * 16 = 16M * 16bit = 32MB

每个bank有16M个基本存储单元,总共有16M*8=128M个地址

单个芯片总大小是 32MB * 8 = 256MB      

从前面的连线可知两块16bit DDR3的BA0~BA2和D0~D14是并行连接到内存控制器，所以内存控制器认为只有一块内存，访问的时候按照BA0~BA2和A0~A13给出地址。两块16bit DDR3都收到了该地址，给出的反应是要么将给定地址上的2个字节读到数据线上，要么是将数据线上的两个字节写入到指定的地址。

此时内存控制认为自己成功的访问的了一块32bit的内存，

所以内存控制器每给出一个地址，将访问4个字节的数据，读取/写入。这4字节数据对应到内存控制器的D0~D31，又分别被连接到两片DDR3芯片的D0~D15，这样32bit就被拆成了两个16bit分别去访问单个DDR3芯片的基本存储单元。

注意：尽管DDR3芯片识别的地址只有128M个，但由于内存控制器每访问一个内存地址，将访问4个字节数据，所以对于内存控制器来说，能访问的内存大小仍是512M，只不过在内存控制器将地址传给DDR3芯片时，低两位被忽略，也就是说DDR3芯片识别的地址只有128M个。
比如内存控制器访问地址0x00000000，0x00000001，0x00000002，0x00000003，但对DDR3来说，都是访问地址0x00000000。

 

 转载，请注明  匠牛社区AM5728开发板