wire与reg的区别?什么时候用wire?什么时候用reg?
来源:互联网 发布:简单效果图制作软件 编辑:程序博客网 时间:2024/05/17 08:40
Abstract
Verilog初学者最常见的问题:『什么时候该用wire?什么时候又该用reg?』
Introduction
大体上来说,wire和reg都类似于C/C++的变量,但若此变量要放在begin...end内,该变量就须使用reg,在begin...end之外,则使用wire。
另外使用wire时,须搭配assign;reg则不必。
input,ouput,inout预设值都是wire。
若wire和reg用错地方,compiler都会提醒,所以不必太担心。
一个很重要的观念,在Verilog中使用reg,并不表示合成后就是暂存器(register)。若在组合电路中使用reg,合成后仍只是net,唯有在循序电路中使用reg,合成后才会以flip-flop形式表示成register。
0 0
- wire与reg的区别?什么时候用wire?什么时候用reg? (转载)
- 【转】【学】wire与reg的区别?什么时候用wire?什么时候用reg?
- wire与reg的区别?什么时候用wire?什么时候用reg?
- 问:什么时候用 wire??什么时候用 reg???
- wire和reg的区别
- wire 和 reg 区别
- wire和reg区别
- verilog reg 与 wire
- verilog中wire与reg类型的区别
- verilog中wire与reg类型的区别
- FPGA中wire与reg类型的区别
- Verilog中wire与reg类型的区别
- FPGA中wire与reg类型的区别 .
- PLD -Verilog语言中wire与reg的区别
- verilog 编程中wire与reg类型的区别
- verilog中wire与reg类型的区别
- FPGA中wire与reg类型的区别
- verilog中wire与reg类型的区别
- html 页面超出范围没有自动出现滚动条
- 读入一系列整数,统计出正整数个数i和负整数个数j,读入0则结束
- ++和--前后位置不同的区别
- CF#712 C. Memory and De-Evolution (数学)
- wine----Ubuntu下打开exe等windows下的应用程序
- wire与reg的区别?什么时候用wire?什么时候用reg?
- 如何用bat脚本自动注册bat目录下的文件
- HTML/CSS:编写合法HTML页面简明指南
- @RequestMapping对于url的影响
- super()和this()的区别和用法
- 为什么把String设计成不可变对象
- 硬币问题
- Visual Studio 2015 installation issue - SqlDom_amd64\SqlDom.msi
- JavaScript趣题:买车子