AXI STREAM ,AXIS总线的理解
来源:互联网 发布:松江行知进修学校 编辑:程序博客网 时间:2024/05/22 14:47
全兼容ZEDBOARD 开发板子 SYSCLK.TAOBAO.COM
1,VALID和READY 是所有AXI总线必须有的,VALID是MASTER告诉SLAVE数据已经展现在了总线上了,你可以取走了,而READY则是SLAVE段回复总线,数据已经取走。你可以更新数据了。注意MASTER 只有在设置VLAID之后才检测READY。所有AXI总线都是这个规则,AXIS(AXI STREAM)也不例外。
2,AXIS对比AXI FULL 和AXI LITE 特点是: 无地址,有方向。没有地址好理解,有方向并且只是单方向的。是主发给从。一般说到数据流我们说上游和下游,上游是数据的源头,对应AXIS的MASTER,而下游则是接收端是对应AXIS的SLAVE。
3,这个AXIS接口主段的读端口,实际就是SHOW AHEAD 的FIFO模式,XILINX 叫做FWFT(首字跌落),就是第一个字出现在总线上,READY充当应答信号,意思说这个已经出现在总线上的数我已经取走了。这种接口很适合在控制端做比较条件的读取逻辑。
4,其他的KEEP, USR,LAST等信号,如果有,都是伴随这数据字一起传输的。
5,最重要的LAST,标志着一个帧的结束,意思说一同和LAST出现的这个数据字是当前帧最后一个字啦。 我们可以更加实用的理解为:下一个字将是一个帧的第一个字,请确保做好同步啦~
0 0
- AXI STREAM ,AXIS总线的理解
- AXI-Stream总线知识
- AXI4、AXI4-Lite、AXI-Stream总线协议的简单认识
- AXI STREAM 接口的VGA控制器分析
- axi stream FIFO缓存的问题
- AHB总线 AXI总线
- AHB总线和axi总线的联系和区别
- AXI-Stream接口介绍
- axi总线介绍
- AXI总线简介
- AXI总线简介
- AXI总线特性
- AXI总线简介
- AXI总线协议
- AXI总线简介
- AXI4-Stream协议的信号以及Xilinx提供的从AXI到AXI-Stream转换的IP核区别
- AXI Stream接口,AXI 流接口规范
- 关于AXI总线乱序传输的问题
- JDK作用
- JAVA实现简易HTTP服务器
- 练习
- 用户信息
- 表单使用
- AXI STREAM ,AXIS总线的理解
- Java String 创建对象
- bzoj1475 求解最大独立集
- 2.第三章
- 【Linux工具】tmux
- 请选择性别
- slf4j-api、slf4j-log4j12以及log4j三者之间是什么关系?
- OWASP 测试指南 4.0-安全需求测试推导
- Android 开机启动Service