systemverilog 变量位宽表示方法
来源:互联网 发布:python 企业级架构 编辑:程序博客网 时间:2024/06/17 21:50
在systemverilog中有时候需要进行位操作,比如data[15:12](data[16-1:16-1-3]), 另外一种表示方法为:
program automatic demo;
bit [16:0] data;
initial begin
data = 16'h1234;
$display("data = %0h", data);
$display("data = %0h", data[16-1-:4]);
end
endprogram
simulation结果:
data = 1234
data = 1
$finish at simulation time 0
V C S S i m u l a t i o n R e p o r t
Time: 0
CPU Time: 0.290 seconds; Data structure size: 0.0Mb
Tue Nov 15 21:59:38 2016
这样可以使用macro定义
[MSB-:STEP] = [MSB:MSB-STEP]
0 0
- systemverilog 变量位宽表示方法
- 10位十进制ip地址表示方法
- 二位数组元素的表示方法
- systemverilog中logic变量的使用
- 十进制12345在32位计算机中的十六进制表示方法
- 系统变量(%SystemRoot% ,%windir% ,%temp%,%system%)的表示方法
- 系统变量(%SystemRoot% ,%windir% ,%temp%,%system%)的表示方法
- shell sed中引用shell变量及空格表示方法
- shell sed中引用shell变量及空格表示方法
- 用32位int型变量表示单引号括起来的四个字符
- 位串表示子集
- 信息位的表示
- 位向量表示法
- linux shell 变量表示
- Keil C 位变量外部引用的方法
- C语言中位操作符(1)-计算机中的整数表示方法
- 数据结构,集合,位向量表示
- 集合的位向量表示
- android-控制ExpandableListView某一项点击不展开
- 树状数组 推广
- 【Tuxedo】Tuxedo入门
- Spring Cloud构建微服务架构(四)分布式配置中心
- CentOS中搭建svn服务器
- systemverilog 变量位宽表示方法
- 指定table 下的tr 實現隔行變色
- AIDA64 Extreme v5.80.4000
- Spring Cloud构建微服务架构(五)服务网关
- Expression Add Operators
- [深度学习论文笔记][Attention] Spatial Transformer Networks
- 仿淘宝倒计时
- CodeForces 107D
- PHP代码片收藏