Makefile详解

Makefile特性：变量 自动推导 文件查找 嵌套执行 条件判断 函数

 

Makefile里的内容：

 

mkdir -p add/src 先建add后建src

include目录 :放头文件

lib目录:放库文件

tools目录:放工具文件

doc目录:放文档

scripts目录:放脚本文件      （Makefile是一个脚本文件）

其他为功能子目录

 

（按照内核管理源码的方法管理Make file）

touch add/Makefile

        sub

    mul

       div

       main

touch scripts/Makefile

 

为什么要学Makefile?

①用Makefile编译自己的大型项目代码

②帮助看别人的开源代码，用Makefile切入找到程序的入口点

 

三类Makefile文件：

一、总控Makefile:1、进入各个子目录（功能子目录）里执行make 命令

                      2、将所有的.o文件链接生成最终可执行文件

二、功能子目录Makefile:将src目录下的.c文件编译生成.o文件

三、scripts目录的Makefile：定义许多变量（相当于C语言中的头文件）

由这三类Makefile的功能可以看出：

二、要想看懂程序，1先查看scripts目录的Makefile 2然后看总控Makefile 3最后看功能子目录Makefile

 

1、scripts下的Makefile（Makefile中注释用#）

 

CC := gcc

Cflag := -Wall -O3 ......   #相当于头文件

 Libs = -lpthread                              #加入库函数pthread

 Target := client                   #文件名

 Source := $(wildcard src/*.c)                  #列出所有src目录下的所有.c文件

 Objs := $(patsubst %.c,%.o,$(Source))          #将列出的.c文件变成.o文件

 Modules += check_putin  pack_message main      #将所有文件夹相加同时赋给了Modules这个变量

 AllObjs := $(addsuffix /src/*.o,$(Modules))    #将Modules文件夹下的src下的.o文件赋给AllObjs

 

include ../scripts/Makefile    可以用../scripts/Makefile下的变量值

 

2、总控Makefile:

①进入各个子目录执行make命令②把每个功能目录下的,o链接最终生成可执行文件

 

-C进入 相当于cd

 

include scripts/Makefile

 modules_make = $(MAKE) -C $(1);       #读取总控Makefile，然后去读取各个目录下的子Makefile文件

 modules_clean = $(MAKE) clean -C $(1);


 PHONY: all mm mc clean


 all: $(Target)

 mm:

        @ $(foreach n,$(Modules),$(call modules_make,$(n)))

#将Modules中的值赋给n，执行将n赋给modules_make，即对每个文件夹下执行make

 mc:

        @ $(foreach n,$(Modules),$(call modules_clean,$(n)))


 $(Target) : mm

        $(CC) $(CFLAGS) -o $(Target) $(AllObjs) $(Libs)#编译所有.c文件到.o文件

        @ echo $(Target) make done!#编译时执行却不显示，打印client make done


 clean : mc

         rm -rf $(Target)

         @ echo clean done!

3、功能子目录Makefile（子目录中Makefile内容一样）:

include ../scripts/Makefile


all : $(Objs)         #编译所有.c文件到.o文件

clean :

       rm -rf $(Objs)

 

书上拓展

在实际的开发过程中，仅仅通过使用gcc命令对程序进行编译是非常低效的，原因为：
1.程序往往是由多个源文件组成的，源文件的个数越多，那么gcc的命令行就会越长。此外，各种的编译规则也会加大gcc命令行的复杂度，所以在开发调试程序的过程中，通过输入gcc命令行来编译程序是很麻烦的。
2.在程序的整个开发过程中，调试的工作量占到整体工作量的70%以上。在调试程序的过程中，每一次调试一般只会修改部分源文件。而在使用gcc命令行编译程序时，gcc会把那些没修改的源文件一起编译，这样就会影响编译的总体效率。

Make工程管理器是完全根据Makefile文件中的编译规则命令进行工作的。Makefile文件有以下三项基本内容组成：
目标文件：依赖文件
<Tab>编译规则命令行
以hello.c为例的Makefile文件：
vim Makefile命令：
hello : hello.c

 

gcc hello.o -o hello

hello.o:hello.c

gcc -c hello.c

Make工程管理器在编译程序时会检查每个依赖文件的时间戳，一旦发现某个依赖文件的时间戳比目标文件要新，就会执行目标文件的规则命令来重新生成目标文件。（自动根据makefile规则编译、自动检查时间戳）
为什么要先变成.o文件
加快编译速度（只把变化的.c生成.o，省时间、其他不变的直接链接）
同时有个伪目标：(还以hello为例)用于hello文件夹中删除.o文件
.PHONY : clean
clean:
rm -f *.o hello
同时开发程序要学会给各个功能实现的代码等等分类，如：每个功能下有src （源码） png（图片） doc（文档） lib（库） bin（可执行文件） include（头文件）scripts（脚本文件）等。