vovado 2014.4 IP核之Clocking Wizard实现分频与倍频
来源:互联网 发布:python xpath教程 编辑:程序博客网 时间:2024/04/28 15:27
承接上文,使用逻辑生成分频更直接的办法是使用IP核中的Clocking Wizard。
博主试图生成20MHz的2倍频和2分频,但是怎么调用都不行,后来看了特权同学的资料照写了一个100MHz的倍频和分频例程,是可以实现的。最后发现是仿真时长设置的有问题。频率越低,时长越长才能看到波形。估计是因为逻辑需要采集一定周期的输入时钟才能确保输出时钟的稳定性。
另贴一些之前写逻辑时候的注意事项
1.顶层函数中不能有参数parameter定义。
2.Function中不能有延时操作。
3.在可综合文件中不能有always后空的块。
4.Case语句中若多条语句符合要求,则只执行最靠前的一条,执行完就跳出case语句。
5.函数至少有一个输入变量。
6.启动任务,任务完成后控制就传回启动过程。如果任务内部有定时控制,则启动的时间可以与控制返回的时间不同。
7.函数的定义蕴含声明了与函数同名的、函数内部的寄存器。
8.函数的定义不能包含有任何的时间控制语句,即任何用#,@或wait来标识的语句。
9.函数不能递归调用,除非在声明时使用了关键字automatic,那么该函数将成为自动的或可递归的,即仿真器为每一次函数调用动态的分配新的地址空间。
0 0
- vovado 2014.4 IP核之Clocking Wizard实现分频与倍频
- ISE的IP核clocking wizard使用和例化
- 频率-分频和倍频
- ise 用ip核倍频
- 时钟 主频 分频 倍频 预分频 后分频
- 关于分频和倍频(转)
- 一种三分频电路的实现与仿真
- 简单分频原理与实现——计数器
- 数字电路设计之奇偶分频的verilog实现
- veri-log 语言之实现任意分频
- 倍频
- 倍频与主频的关系
- 用Verilog语言实现奇数倍分频电路3分频、5分频、7分频
- [DFT] OCC(On-Chip Clocking)电路的实现
- lr中IP wizard问题解决
- 替代IP wizard的脚本
- 分频
- 分频
- Windows下vs2015编译Chromium[2016/12/18]
- PHPStorm+XDebug进行调试图文教程
- Leetcode Lowest Common Ancestor of a Binary Search Tree
- Codeforces 746C Tram(水题)
- Zen Coding 快速编写HTML/CSS代码的实现
- vovado 2014.4 IP核之Clocking Wizard实现分频与倍频
- zen coding 教程zen coding实例
- listView多条目显示
- Retrofit中使用@PartMap实现带进度回调的文件上传
- 图的最短路算法
- Codeforces 746D Green and Black Tea(构造)
- python--字符串操作
- 正则表达式的常用字符串
- Leetcode Remove Linked List Elements