4G项目设计细节
来源:互联网 发布:股市指标 人工智能 编辑:程序博客网 时间:2024/05/12 13:28
1、mini PCIE部分
UART0数据线4根,接到FPGA,由FPGA转发给STM32,上拉1.8V; done
SPI1数据线4根,接到FPGA,由FPGA转发给STM32,上拉1.8V;done
GPIO A/B/C 接到FPGA,由FPGA转发给STM32,上拉1.8V;done
VSB接22uF陶瓷电容;done
CARDIN 在底板上拉3.3V,接STM32,在插卡上接GND。插稳后该信号为低电平,软件判断全部插稳在位后再给VCC4V上电使能;done
RST_IN 复位信号,上拉1.8V,接STM32。STM32设置为OD门输出;done
I2C0上拉1.8V,接FGPA,由FPGA转3.3V I2C给STM32;done
USB信号接hub芯片;done
VBUS接VCC5V;done
COM_UART每个卡配一个调试座子。done
2、ME909部分
供电VCC4V;done
UART线数据线4根,接到FPGA,由FPGA转发给STM32,上拉1.8V; done
复位、wake、wake up接到STM32上,上拉1.8V;done
3、GZK
确认一下线序,理一下;
SPI接到STM32;done
4、RF部分
金工似乎有遗留问题;
5、AD9361部分
将1V3的LDO合并为一个;done
6、STM32部分
整理线序;
7、FPGA部分
确认功能;
整理线序;
加载和调试预留;
8、电池检测
0 0
- 4G项目设计细节
- 设计细节不能丢
- 网页设计中的细节
- hive+hbase设计细节
- Kafka设计细节
- UI设计细节
- 数据库设计细节问题
- api设计细节
- RESTful API设计细节
- 项目问题细节
- 项目中知识点细节
- 项目细节总结
- Javaweb项目-实战细节
- 项目细节小记录
- 基于i.MX 6UL设计的2G/3G/4G连接器
- oracle 10g安装需注意细节
- android ota 升级包制作分析 (4 设计细节)
- 2.4g pcb 设计
- C++11可变数量模板参数可变类型模板参数并使用lamada函数调用使用范例
- Bluprintable NotBlueprintType EditAnywhere EditDefaultsOnly EditInstanceOnly 这几个宏的作用
- 给图片倒圆角
- ARM处理器全解析:A8/A9/A15/A50都是什么?
- TS流分析-PES包头实例分析
- 4G项目设计细节
- 好东西--SQL2005存储过程解密
- socket编程
- Part1、spring boot文档(一)
- 留言区
- Retrofit2.0使用说明
- redmine使用方法和插件的安装
- git 分支 合并
- AppStore 上显示设备兼容问题