ISE综合选项-保持层次结构
来源:互联网 发布:劳务派遣管理系统源码 编辑:程序博客网 时间:2024/05/18 01:19
ISE在进行综合是如果信号没有被引出到输出引脚,当使用chipscope进行仿真时会有找不到你想要的信号的情况。
此时我们对工程可以使用以下方法来保持ISE程序的层次结构,进而在chipscope仿真时,加入我们所需要的信号
一、XST仿真时选择keep Hierarchy选项
1.选择工程顶层文件
2.右键Synthesize-XST,选择Process Properties
3.在打开对话框中将-keep hierarchy更改为yes
二、加入(*KEEP="{TRUE}"*)语句
如果上述设置还未能找到特定的信号,则加入(*KEEP="{TRUE|FALSE|SOFT}"*)语句,例如
(* KEEP="TRUE"*) wire clk_fpga;
1 0
- ISE综合选项-保持层次结构
- ISE综合选项Keep Hierarchy
- ISE综合常用设置
- ISE综合出错的问题解决
- 读懂xlinx ise综合报告
- ISE中进行综合后时序查看
- ISE 综合面积报告分析
- ISE 设计、综合及仿真流程
- ISE综合不通过 但不报错
- 防止ISE综合时内部信号/模块被综合掉
- 防止ISE综合时内部信号/模块被综合掉
- 层次结构
- ISE Simulator综合后仿真 - How do you run Post Synthesis Simulation in ISE Project Navigator?
- 如何在ISE中保持某些信号不被综合?
- 如何让ISE综合时使用Block RAM?
- 如何防止ISE综合时信号不被优化掉
- 如何防止ISE综合时信号不被优化掉
- 展开层次结构
- C++与STL入门--map
- springboot缓存 之 GuavaCacheManager
- struts2(_result type=json)
- HRBUST-1200 装修
- 完美立方_POJ
- ISE综合选项-保持层次结构
- 2015.偶数求和
- 猜数字游戏
- hadoop2.6 HA部署
- android JNI中C中调用java中方法
- redis api示例
- PS/2 标准键盘带感叹号,笔记本自带键盘不可用
- 操作系统——进程以及PCB介绍(一)
- HDU 5544 独立回路,高斯消元,线性基