全平台轻量级 Verilog 编译器 & 仿真环境
来源:互联网 发布:复式记账软件 编辑:程序博客网 时间:2024/05/17 19:22
一直苦于 modelsim
没有Mac版本,且其体量过大,在学习verilog
时不方便使用。
终于找到一组轻量级且全平台 ( Linux
+Windows
+macOS
) 的编译仿真工具组。
Icarus Verilog
+ gtkwave
两者为轻量级verilog编译工具,一共不超过20M。
wiki用户指南链接: iverilog
安装工具
Mac利用Homebrew
安装,跨平台有win
, linux
版本。
Mac下安装命令如下:
brew install icarus-verilogbrew install caskroom/cask/gtkwave
使用实例
在testbanch
文件中加入:
$dumpfile("dff.vcd");$dumpvars;
利用iverilog
进行编译,例如
iverilog Mux2to1_bhl.v test_Mux2to1.v
利用vvp
进行运行
vvp a.outVCD info: dumpfile dff.vcd opened for output.
利用gtkwave
查看仿真波形
其他功能
利用-tvhdl
参数转为vhdl
代码 (注意这玩意-o
要放在前面)
iverilog -tvhdl -o my_design.vhd my_design.v
还有例如利用Xilinx
库,可以查看wiki
。
5 0
- 全平台轻量级 Verilog 编译器 & 仿真环境
- verilog仿真
- ModelSim Verilog仿真实例
- verilog HDL 仿真错误
- verilog的免费编译器
- verilog的仿真参考模型
- notepad++ 设置轻量级编译器
- Linux 平台RTOS 通用仿真环境的设计与实现
- Windows平台下NS2网络仿真环境的搭建
- Fedora20下NS-3仿真平台完整环境配置
- Windows平台下NS2网络仿真环境的搭建
- 全志A20平台Android编译环境
- verilog程序,ISE 10.1环境下,检查语法和仿真均可,综合出错“ this signal is connected to multiple drivers.”
- verilog程序,ISE 13.4环境下,检查语法和仿真均可,综合出错“ this signal is connected to multiple drivers.”
- verilog程序,ISE 10.1环境下,检查语法和仿真均可,综合出错“ this signal is connected to multiple drivers.”
- Windows平台下针对MinGW编译器的Qt4开发环境
- 基于JCreator的轻量级Java Web开发平台的搭建全攻略
- 基于JCreator的轻量级Java Web开发平台的搭建全攻略
- Unity3D新手上路小心之一
- 机器视觉,计算机视觉,人机交互的关系
- 学徒浅析Android开发——通讯录实时监听的设计实现
- POJ:2255 Tree Recovery(递归||树)
- 求两个整数最大公约数的三种方法(相减法,辗转相除法,穷举法)
- 全平台轻量级 Verilog 编译器 & 仿真环境
- Spring事务
- 线性顺序表的创建与使用
- Java从入门到精通阅读笔记(第4版)14
- SURF算法原理
- Hive数据导出三种方式(四)
- Unity3D学习笔记(1)
- Js_DOM
- L1-025. 正整数A+B