数电第四章总结——《组合逻辑电路》
来源:互联网 发布:视频监控数据恢复 编辑:程序博客网 时间:2024/05/29 14:19
数电第四章总结——组合逻辑电路
1. 编码器
(1) 普通编码器:一次只能有一个输入,就是将一个十进制编码成二进制。
(2) 优先编码器:允许同时有多个输入,但是只对优先级最高的进行编码。
如:74HC148
附加端
选通输入端(s‘):当s’为0时才导通,编码器才工作。
选通输出端(Ys’):当其为0时,表示编码器工作,但是没有输入,就是s’为0,但是其他没输入
输出扩展端(Yex’):当其为0时,表示编码器工作,且有输入。
选通输出端可以用来将一个3/8优先编码器变成4/16优先编码器。当高位有输入,选通输出端就会变成1了,它连在后面的选通输入端上,就让后面的不工作了。
- 译码器
和编码器相反,将一个二进制数转换为对应的十进制编号的那个输出。
典型的是74HC138,其也有控制端,也是为了将3/8译码器变成4/16的,如图
二-十进制译码器7448
灯测试信号LT’ = 0 时,输出全部置1,全亮
灭零输入RBI’ = 0时,如果A0=A1=A2=A3=0,那么这个灯就灭了
灭零输出RBO’,如果灭零成功了,那么就等于0
灭灯输入BI’ = 0时,灯灭。
数据选择器
加法器
竞争冒险
当存在A+A’时,有0型冒险,如果存在AA’时,有1型冒险
消除竞争冒险的方法:接入电容、加入选通信号、修改电路设计
阅读全文
0 0
- 数电第四章总结——《组合逻辑电路》
- 组合逻辑电路中的竞争—冒险现象
- 第五章 组合逻辑电路设计
- 组合逻辑电路
- 组合逻辑电路和时序逻辑电路
- 组合逻辑电路和时序逻辑电路
- 数电第二章总结——逻辑代数基础
- 数电第三章重点总结——《门电路》
- 关于组合逻辑电路的一点总结和思考
- 数字电子技术复习(二)——组合逻辑电路与器件
- 组合逻辑电路的设计
- 组合电路和逻辑电路
- 组合逻辑电路回顾
- 时序逻辑电路和组合逻辑电路的区别
- 组合逻辑电路、时序逻辑电路、触发器、寄存器、存储器
- 组合逻辑电路和时序逻辑电路比较
- 逻辑电路,组合逻辑电路、时序逻辑电路、同步时序电路、异步时序电路
- 用Verilog描述组合逻辑电路
- 1、文件操作
- Android DiskLruCache完全解析,硬盘缓存的最佳方案
- #poj1180#Batch Scheduling (经典逆推Dp+斜率优化)
- mybatis一个怪异的问题: Invalid bound statement not found 作者及来源: babyblue
- PS命令详细说明
- 数电第四章总结——《组合逻辑电路》
- HVR F_JG2018
- C++ 对象创建方式
- php入门学习-----const&static&final关键字
- web工程查不到数据
- jTessBoxEditor训练验证码图片
- Android基础入门の单元测试
- @EnableAsync annotation metadata was not injected
- 微信公众号开发_Java(3)--接收普通消息