FPGA综合工具中可综合的代码结构
来源:互联网 发布:js原型链 编辑:程序博客网 时间:2024/06/06 02:45
不同厂商的综合工具所支持的可综合子集可能有所不同。本文所说的是ISE的综合工具XST
在Verilog中综合时XST综合工具支持的结构有:
1、线网类型wire、tri、supply1、supply0等
2、寄存器类型reg、integer、time等
3、连续赋值
4、门原型和模块例化
5、always模块、用户定义的task和function
6、input、output和inout端口
7、所有的运算符,其中 / 和 % 运算符只适合于能得到整数结果的常量
8、行为语句,如if else case casex casez for repeat while forever begin end fork join
9、过程赋值语句,包括阻塞与非阻塞
10、编译器指令,如define ifdef else endif include undef
11、其他:在本地“begin end” 模块中,赋值语句的左端和右端可以对向量进行可变参数的索引。
XST不支持的Verilog结构
1、线网类型:trireg wor trior wand triand tri0 tri1 strenth
2、寄存器类型 real
3、单向和双向开关、pull-up pull-down
4、行为语句deassign wait
5、命令的事件(Event)和事件触发
6、UDP和specify模块
7、force、release和层次化的Net名称(仅用于仿真)
XST忽略的Verilog结构
1、delay delay控制、驱动强度
2、标量化、向量化(scalared、vectored)
3、initial模块
4、除了define ifdef else endif include undef之外的编译指令
5、对系统task和系统function的调用(仅用于仿真)
阅读全文
0 0
- FPGA综合工具中可综合的代码结构
- 介绍FPGA的综合
- Verilog中可综合与不可综合的语句
- Verilog中可综合与不可综合的语句
- FPGA实现可综合红绿灯设计
- FPGA综合过程中应该注意的几个代码风格的问题
- 可综合的原则
- FPGA的触发器综合电路
- 可综合&不可综合
- 可综合不可综合
- 防止FPGA设计中综合后的信号被优化
- 防止FPGA设计中综合后的信号被优化
- 恒精度频率计的VHDL可综合代码
- 恒精度频率计的Verlog可综合代码
- 一个32位DDS的可综合代码
- 可综合的verilog语法
- Verilog的可综合设计
- Verilog中可综合及不可综合语句概述
- Dijkstra算法的实现及原理
- POJ 1696 Space Ant(极角排序)
- javascript 高级自动化构建工具Gulp
- 通过高通平台简单总结的权限问题
- 廖雪峰JavaScript教程笔记——map/reduce
- FPGA综合工具中可综合的代码结构
- 联想小新510s安装mac OS X 10.11经验分享
- 小程序Java多次请求Session不变
- 应用密码学-1
- FTP常用命令
- 导入环信easaUI3.3.2历险记
- python简单读取excel文件
- jsp如何禁止使用session
- vim plug搭建