Xilinx Altera FPGA中的逻辑资源(Slices VS LE)比较
来源:互联网 发布:linux 开发Android 编辑:程序博客网 时间:2024/05/22 02:16
前言
经常有朋友会问我,“我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较呢?”当然,在大部分时候,我在给客户做设计的时候,直接会用到最高容量的产品,因为我们的产品对成本不敏感。不过,在此还是比较一下两家的产品,简单写写一些自己的想法,供大家参考,如有不对的地方,还请指正!
进入正题
要比较Xilinx和Altera的FPGA,就要清楚两个大厂FPGA的结构,由于各自设计的不同,两家的FPGA结构各不相同,参数也各不相同,但可以统一到LUT(Look-Up-Table)查找表上。
下图就是A家的Cyclone IV系列片子的参数:
可以看到,A家的片子,用的是LE这个术语。
而下图是X家的Spartan-6 片子资料:
X家用的是CLB这个术语作为基本单元。
再看看两家的基本单元有何不同:
A家的LE如下图:
就是一个4输入LUT+FF构成
而X家的CLB如下:
一个CLB由2个SLICE构成,一个SLICE含有4个6输入LUT,所以LUT=8*CLB。
这样的话,可以较比一下。EP4CE6基本就和XC6SLX9一个级别。。。。当然A家的片子是4输入LUT远比不上X家的6输入LUT。而X家的S-6片子,一个Slice内部有4个lut,8个FF。简而言之,一个Slice=四个LE。要注意的是A家C5以下的片子是4输入LUT而X家的是6输入LUT,差别也较大。如果不考虑FF,那么一个X家的slice=4个A家的LE。例如XC6SLX16含有2278个slices=EP4CE10(9000LE)的样子。当然,S-6的FF多一倍,达到了18224个。
在Virtex-5中(我们的设计大部分是Virtex,V5V6V7),一个Slice包含了4个LUT和4个FF。所以单纯从逻辑资源来看,S-6一个Slice比V-5的Slice强。当然V5的GTPGTX等等还有IO数量是S-6赶不上的。当然,A家的Cyclone V系列的片子,内部和前几代完全不同,采用了从高端的Stratix系列下放的技术,在新设计时,值得推荐~!
- Xilinx & Altera FPGA中的逻辑资源(Slices VS LE)比较
- Xilinx Altera FPGA中的逻辑资源(Slices VS LE)比较
- FPGA基础知识2(Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较)
- FPGA基础知识2(Xilinx Altera FPGA中的逻辑资源 --Slices VS LE比较)
- Xilinx Altera FPGA中的逻辑资源(Slices VS LE)比较 前言 经常有朋友会问我,“我这个方案是用A家的FPGA还是X家的FPGA呢?他们的容量够不够呢?他们的容量怎么比较
- xilinx和altera 资源对比
- Xilinx与Altera的FPGA区别
- XILINX FPGA时钟资源
- Altera与Xilinx FPGA同在一个JTAG链中的配置方法
- Altera和Xilinx的参考设计资源
- XILINX的FPGA的资源
- Xilinx FPGA复位逻辑处理小结
- Xilinx FPGA复位逻辑处理小结
- FPGA笔记 Altera Cyclone系列FPGA资源介绍
- altera a10逻辑资源知识点笔记
- altera的FPGA芯片中的PLL使用
- Xilinx FPGA中SRL(移位寄存器)资源
- Xilinx 7series FPGA SelectIO资源--ODDR
- VS创建和开发ocx示例
- Scala option类型和偏函数
- 1.c++中预定义宏_func_
- api-ms-win-crt-runtimel1-1-0.dll缺失
- 提高循环的效率:折半查找算法
- Xilinx Altera FPGA中的逻辑资源(Slices VS LE)比较
- SPRINGMYBATIS01 Unit08: Spring与MyBatis整合 、 Spring整合MyBatis应用
- LigerUI扩展,进入后台时打开上次未关闭的菜单
- EventBus使用
- 一次完整的http请求
- hdoj 4146(Flip Game)
- 疯狂java学习笔记(二)
- 使用手机BLE连接VEML6075的可穿戴平台紫外检测功能开发
- Linux中action命令