VGA学习笔记(verilog)
来源:互联网 发布:金融大数据对股市预测 编辑:程序博客网 时间:2024/05/16 10:37
VGA学习笔记
(参考大大大神 杜老师实验)
关于本实验采用的VGA参数解释(800*600@72Hz)
800*600分辨率
800:行同步信号区间内,应该连续发送800个有效的RGB数据。(此时有效信号是RGB数据)
600:场同步信号区间内,应该连续发送600个有效的行信号。(此时有效信号是行信号。)
更多的时序标准,请参考http://tinyvga.com/vga-timing
<同步头信号:下降沿可作为同步信号 >
行信号:一个完整的行信号是由行同步信号和RGB信号组成的,在本次试验中,一个行信号中要包含800个RGB信号。
- 消隐信号:对无效的RGB信号,应当消隐。在同步头信号区间内不发送任何RGB信号,但时钟信号不停止。在同步头前沿区间内应发送56个周期,同步头脉冲区间内发送120个时钟周期,同步头后沿区间内发送64个时钟周期。
- 有效视频信号:即要显示出来的像素点。这是,应继续发送800个时钟周期,每个时钟伴随着有效的RGB信号,如果想点亮整个屏幕,就要发送600个这样的有效行信号。
综上,一个行信号由56+120+64+800=1040个周期时钟构成。
场信号:一个场信号是由若干行同步信号和有效信号的行信号组成的。一个场信号要包含600个行信号。
- 消隐信号:在这个区间内行信号必不可少,在场同步的前沿应发送37个行同步信号,场同步脉冲区间内应发送6个行同步信号,场同步头后沿应发送23个行同步信号。
- 有效信号:要被显示出来的行信号。一场即要连续发送600个有效的行信号。
综上,一个场信号由37+6+23+600=666个行同步信号构成。
一帧数据(即一个场信号)的时间为:1/f=1/72,所以时钟周期为T=(1/72*1040*666),大约是50MHz。VGA接口并没有时钟信号,我们平时说的时钟是指处理器内部运算时候的时序依据,这个时钟信号与VGA显示器的刷新频率有关,特别是在结合FPGA时很重要。
对于VGA的接口模拟电压,为0~0.714V,0代表无色,0.714代表满色,FPGA输出3.3V,所以还必须要经过DAC的转换。
阅读全文
0 0
- VGA学习笔记(verilog)
- 关于VGA的显示原理和Verilog语言实现/学习笔记
- verilog VGA显示
- verilog简单驱动VGA
- Verilog学习笔记
- Verilog初步学习笔记
- Verilog 学习笔记
- Verilog学习笔记一
- verilog状态机学习笔记
- Verilog学习笔记
- Verilog学习笔记--时延
- 【Verilog HDL】学习笔记
- Verilog学习笔记
- 【笔记】verilog 学习笔记(一)
- Verilog实现VGA显示控制器
- 7-2 Verilog VGA驱动
- 尝试用Verilog驱动VGA
- Verilog VGA 静态显示图片
- 1062. Talent and Virtue (25)
- POJ 2828 Buy Tickets(线段树的单点更新)
- 商品超卖问题
- 2017年7月23日
- css 的三大特性 继承,层叠,优先级
- VGA学习笔记(verilog)
- spring自定义bean(包含引用bean)--自定义注解解析
- JS你可能还不知道的一些知识点(一)
- 数据库-触发器
- 个人技术发展方向
- c++ 第二章 变量
- 嵌入式每日学习心得2017.07.24
- NIO 入门
- 剑指offer 练习三(Java版)