FPGA学习之Verilog HDL 一
来源：互联网 发布：简历淘宝美工工作描述 编辑：程序博客网 时间：2024/05/21 10:16
1、间隔符
Verilog的 间隔符包括空格符（\b）、TAB键（\t）、换行符（\n）以及换页符。如果间隔符并非出现在字符串中，则该间隔符被省略。所以编写程序时，可以跨越多行书写，也可以在一行内书写。
间隔符起分隔文本的作用，在必要的地方插入适当的空格或换行符，可以使文本错落有致，便于阅读与修改。
2、注释符
Verilog 支持两种形式的注释符：/*---*/和//，其中/*---*/为多行注释符，用于写多行注释; //为单行注释符，以双斜线//开始到行尾结束为注释文字。注释只是为了改善程序的可读性，在编译时不起作用。
3、标识符和关键字
给对象（如模块名、电路的输入与输出端口、变量等）取名所用的字符串称为标识符，标识符通常由英文字母、数字、$符和下划线组成，并且规定标识符必须以英文字母或下划线开始，不能以数字或$开头。标识符是区分大小写的。例如。A与a是两个不同的标识符。
关键词是Verilog本身规定的特殊字符串，
阅读全文
0 0
- FPGA学习之Verilog HDL 一
- FPGA学习笔记3-verilog HDL
- Quartus/FPGA/Verilog HDL【学习笔记001】
- Verilog HDL 学习（一）
- ALTERA DE2 之 verilog HDL 学习笔记03 FPGA的PWM输出
- ALTERA DE2 之 verilog HDL 学习笔记05-FPGA UART RS232
- 学习FPGA二 Verilog HDL硬件描述语言
- FPGA学习笔记 Verilog HDL语句（基础）
- Verilog HDL之于FPGA--阻塞与非阻塞赋值
- 【连载】【FPGA黑金开发板】Verilog HDL那些事儿--我眼中的FPGA 和Verilog HDL（一）
- 深入浅出FPGA-3-verilog HDL
- FPGA Verilog HDL 系列实例
- 深入浅出FPGA-3-verilog HDL
- Verilog、FPGA学习（一）
- 【FPGA学习】Verilog之加法器
- 【Verilog HDL】学习笔记
- FPGA Verilog HDL 系列实例--------D 触发器
- FPGA Verilog HDL 系列实例--------寄存器
- 一些常规形几何形状的绘制和效果填充(一）
- PAT B1043. 输出PATest
- 2017暑假训练第一场的一些题目
- 网络流基础算法模板
- 欢迎使用CSDN-markdown编辑器
- FPGA学习之Verilog HDL 一
- 安卓viewPager怎么设置初始显示的位置
- 各位数字之和排序
- javaseday03(循环 基本机制)
- 深入理解Java之线程池
- 一些常规形几何形状的绘制和效果填充(二）
- 数理逻辑2 -- 量化理论2
- interlij idea给Web项目添加SSM(零配置文件
- leetcode array nesting
