PCIe学习笔记（33）--- PL
来源：互联网 发布：怎么证明我是我知乎 编辑：程序博客网 时间：2024/06/05 02:25
Link capability register:
Max link speed (supported link speeds vector field bit x)
max link width (x1 ... x32)
link capability 2 register:
supportd link speeds vecotr
link status register:
current link speed
negotiated link width
link training
link control register:
link disable
retrain linnk
extended synch (?, forces the transmission of 4096 FTSs, 1024 TS1s)
阅读全文
0 0
- PCIe学习笔记（33）--- PL
- PCIe学习笔记（26）--- PL
- PCIe学习笔记（27）--- PL
- PCIe学习笔记（28）--- PL
- PCIe学习笔记（29）--- PL
- PCIe学习笔记（30）--- PL
- PCIe学习笔记（32）--- PL
- PCIe学习笔记（3）---PCIe初步
- PCIe学习笔记（24）--- PL-Logical (Gen 1 and Gen 2) --- (1)
- PCIe学习笔记（25）--- PL-Logical (Gen 1 and Gen 2) --- (2)
- PCIe学习笔记（31）--- PL-Logical (Gen 1 and Gen 2) --- (3)
- DWC PCIE学习笔记（一）----->PCIE PHY接口
- PCIe学习笔记（1）---PCI相关
- PCIe学习笔记（7）--- BDF
- PCIe学习笔记（34）--- DLL (1)
- PCIe学习笔记（35）--- TL (1)
- PCIe学习笔记分享
- PCIe 学习笔记(一)
- 使用jQuery和Ajax自动填充选择框（select）
- rabbitMQ
- Android Studio gradle 设置运行时使用正式发布的keystr
- NYOJ 32 组合数
- UI
- PCIe学习笔记（33）--- PL
- 如何用一行C++代码读写数据库
- Android自定义简单控件--星级评价
- NGUI机制
- 音频定位
- 暑期集训 DAY8
- springmvc mvn搭建
- HttpServletrequest 与HttpServletResponse总结
- css 伪元素（before，after，first-letter，first-line）
