小技巧1——verilog里面|的用法



在一段代码里面发现这样一句：

scaled_integrator = integrator[31:16] + (integrator[31] & |integrator[15:0])

不明白括号里面的&|连在一起用是个什么效果？？？

答：

|integrator[15:0]这个意思是按位或的意思，

就是 integrator[15] | integrator[14] | ..........integrator[1] | integrator[0] 16个数或的结果。

然后再和integrator[31] 与。