FPGA作业2:利用veilog设计循环进制计数器
来源:互联网 发布:美丽的红树林 淘宝 编辑:程序博客网 时间:2024/06/05 00:36
1.点击file-new project wizard新建工程,工程名字为“cc”,然后next-next,选择cyclone旗下的EP1C2Q24C8芯片,点击next,在simulation一栏,工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file,输入程序代码,已“cc”的名字保存,如图所示:
3.将已准备好的文本文档(pin引脚文件)通过assignments-import assignments导入到工程中,并点击assignments-pins查看引脚分布,如图所示:
此时可以查看RTL如图:
4.然后点击project-set as top.level entity将其设置为顶层文件,再点击processing-start进行编译,编译结果如图示:
5.点击file-new新建vector waveform file,点击view-utility windows-node finder进行关键引脚的仿真输入设计,在filter选项中选择singertap ii:pre-synthesis,并点击右侧的list,再将IN[0]-IN[3],OUT[0]-OUT[15]拖至仿真区域。点击edit-end time设置仿真时间,点击每一个输入信号的Bar进行输入信号的周期设置,并将文件保存。如图:
6. 打开assignments->settings->simulator settings
看里面的有个文本框 simulation input 里面是否为空,为空的话就要找到你所建立的Vector Waveform File 文件,是以*.VMF结尾的,如果没找到,你又以为你建立了Vector Waveform File ,很可能粗心的你还没保存Vector Waveform File ,保存了才会在project里面找到。
然后就可以点击processing-start simulation进行仿真了,如图所示:
- FPGA作业2:利用veilog设计循环进制计数器
- FPGA作业2:利用veilog设计12进制计数器
- FPGA作业2:利用veilog设计4-16译码器
- FPGA作业1:利用74161设计12进制计数器
- FPGA作业1:利用74161设计20进制计数器
- FPGA作业3:通过例化设计18进制计数器
- 计数器 FPGA电路实验 作业2
- 计数器 FPGA 电路实验 作业
- 计数器 FPGA 电路实验 作业
- 计数器 FPGA 电路实验 作业
- 计数器 FPGA 电路实验 作业
- 2017春FPGA计数器作业
- 作业2:循环计数器Verilog实现
- FPGA第一次作业——计数器
- FPGA作业1:利用74138设计4-16译码器
- EDA循环计数器设计
- 利用触发器设计计数器
- 作业2:用Verilog实现12进制计数器
- Linux应用编程基础--(10)进程间通信system V
- 设计模式启示录 (一)
- Chrome FE 下载安装
- C++的广义表创建和输出
- 知识图谱构建技术综述
- FPGA作业2:利用veilog设计循环进制计数器
- zufeoj 2332 买票
- tensorflow 卷积操作实例 tf.nn.conv2d
- 高精度模板(压位版)
- 课堂练习2:大学里的学生(Student)需要交学费,而研究生(Graduate)作为学生比较特殊,除了需要交学费外,还可以获取一部分科研津贴,由学校(University)统一发放。此外,学校还需要
- zufeoj 2233 免费的pizza
- git 常用命令
- Windows server 2008 iis无法将office文档转换为PDF的设置
- C++获取文本文件字节数的一个小方法