FPGA作业3.1:例化2-4译码器
来源:互联网 发布:淘宝信用贷款逾期20天 编辑:程序博客网 时间:2024/06/05 14:39
1.点击file-new project wizard新建工程,工程名字为“lab21”,然后next-next,选择cyclone旗下的EP3C16F484芯片,点击next,,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file,输入程序代码,以“lab21.v”的名字保存,如图所示:
然后右键“lab21.v”,选择“create symbol files for current file”为工程创建符号。
3.点击file-new新建bdf文件,选择器件连接,并以“lab21_1.bdf”的名字保存,如图:
4.将已准备好的文本文档(pin引脚文件)通过assignments-import assignments导入到工程中,并点击assignments-pins查看引脚分布,如图所示:
5.然后点击project-set as top.level entity将其设置为顶层文件,再点击processing-start进行编译,编译结果如图示:
6.将DE0开发板与电脑相连接,将生成的sof文件下载到开发板上,点击start下载,如图所示:
阅读全文
0 0
- FPGA作业3.1:例化2-4译码器
- FPGA作业2:利用veilog设计4-16译码器
- FPGA作业1:利用74138设计4-16译码器
- FPGA作业3.2:通过例化设计3-8译码器
- 作业2:4-16进制译码器Verilog 语句实现
- FPGA 3-8译码器
- FPGA入门实验二:译码器组合逻辑
- 计数器 FPGA电路实验 作业2
- 4-16译码器
- 译码器
- 译码器
- FPGA Verilog HDL 系列实例--------3-8译码器
- Basys3 FPGA 3-8译码器开发及应用
- FPGA实验二——译码器组合逻辑
- FPGA基础实验:使用LED验证译码器逻辑
- FPGA 作业一
- FPGA作业一
- FPGA作业二
- CentOS 7安装vsftpd服务教程
- 评头条,每过3秒钟切换一条
- 57.Oracle杂记——Oracle常用X$视图
- 【笔记】STL
- ASP.NET中ReportView控件在配置数据源选择业务对象时下拉菜单没有选项
- FPGA作业3.1:例化2-4译码器
- tomcat中的几种log
- html表单
- 58.Oracle杂记——Oracle诊断常用命令
- 【转】Java 内存区域和GC机制
- 134. Gas Station
- hdu 3567 康托展开 +BFS
- PAT---1015
- 深度学习之卷积