计组第一步_时序电路

与组合电路相比，时序电路具有“记忆”功能。

一、锁存器和触发器

基本RS锁存器：具有保持、置0、置1的功能。输入信号可以直接控制输出。

钟控RS锁存器：（RS不能同时为1），由时钟信号CP有效时状态随输入变化。

D锁存器：消除了钟控RS锁存器的不确定状态，将双输入改为单输入。对电平敏感。

D触发器：由两个反向钟控D锁存器构成，由时钟边沿触发

寄存器：几位的寄存器，就由共享时钟信号的几个D触发器组成。

二、有限状态机

时序电路里最常用的一类元件就是有限状态机（FSM）。许许多多比较复杂的时序行为我们都可以通过有限状态机来进行建模，并将其电路化。在用logisim构建状态机之前需要先对状态机进行设计，这往往也是工作的难点。

前期准备：需要确定状态编码位数，输入位数，输出位数，整个状态转移逻辑以及整个输出逻辑，之后画出状态转移图再开始搭建工作。 状态转移电路是有限状态机的核心，一般的有限状态机的下一状态取决当前状态和输入，因此对于k位状态编码以及n位的输入来说，这就是一个n+k位输入，k位输出的组合电路，我们可以通过真值表法等方法和之前设计好的状态转移表较为容易地得到它。

输出电路：

它同样是fsm的重要组成部分，有两类状态机：

MOORE machine：输出仅由当前状态决定。

MEALY  machine：输出由当前状态和输入决定。