利用tcl脚本文件配置FPGA硬件引脚

来源:互联网 发布:jdk 7u9 linux x64 编辑:程序博客网 时间:2024/06/07 01:30

在配置硬件引脚时,一方面要根据硬件手册查对应的引脚号。另一方面需要在软件中设置对应值

一.手动操作:

先上图。

 

verilog中tcl脚本文件 - yinxiang880702 - kobe

 

verilog中tcl脚本文件 - yinxiang880702 - kobe

 

其相应路径为:

Assignments -> pin planner

Assignments ->assignment editor

后者用来核实所设置的引脚号是否正确。其方框中value值不可写。

设置引脚方式为:以clock为例。 选取clock,右键选择 node properties进行引脚设定和输出孔标准

verilog中tcl脚本文件 - yinxiang880702 - kobe

 

 

2.查手册知clock 对应引脚号为28号。在fpga引脚图号上选取28号引脚。双击。点击node name 下拉菜单选择clock。

以上2种方法纯鼠标操作。体力活。在编写代码疲劳可舒缓神经。

二.编写tcl脚本文件

在tcl console 对话框中 输入

set_location_assignment        PIN_28     -to    CLOCK

 

如还有其他引脚。类似以上格式输入

Source  文件名.tcl  回车即可

点击 assignment editor 查看

verilog中tcl脚本文件 - yinxiang880702 - kobe

 

 

或者 project 下拉菜单下选择 generate tcl file for project

将set_location_assignment   PIN_28     -to    CLOCK

等类似语句输入到相应文件后面。

Tool ->  tcl scripts

选中相应文件run即可。

verilog中tcl脚本文件 - yinxiang880702 - kobe
原创粉丝点击