PLL配置
来源:互联网 发布:jdk 7u9 linux x64 编辑:程序博客网 时间:2024/06/04 19:03
1. 在新建工程页面中,启动任务
2.点击后创建一个新的模块
3. 选择模块模型。选择PLL块,同时核查硬件为cyclone系列几, 语言类型,最重要的是一定要填写文件名
5. 创建使能端、复位信号端、输出锁定端。根据实际需要勾选。
6. 配置时钟c0相关参数。 倍频值、(分频值)、相移、 时钟占空比。一般占空比不改。
例如相输出频率为100mhz,相移75度。可倍频5倍,相移选75
7. c1 输出端可选。配置如上步一样
8. extclk 同样可选,主要是输出给fpga外部器件做时钟。不能作为内部时钟使用。
9. 列举了最终的输出文件。
pll_ctrl.v pll内部的控制ip核
pll_ctrl_inst.v 模板例化文件。
pll_ctrl_wave.jpg pll的波形示例文件
10. 一般工程的例化直接利用其产生的例化文件复制粘贴到相应位置。进行引脚更改即可
- PLL配置
- PLL 配置
- DM36x UBL PLL配置
- S3C6410X PLL 锁相环及配置
- PLL
- PLL
- PLL
- pll
- PLL
- PLL
- FPGA笔记(七)-配置PLL
- 飞思卡尔S9s12G128 PLL时钟配置
- PLL 动态重配置手把手教程
- head.s分析(8):配置PLL及SDRAM
- AM335x关于LCD屏幕的时钟PLL配置
- 什么是PLL
- 锁相环PLL
- 锁相环 PLL
- 【Android】获取手机中已安装apk文件信息(PackageInfo、ResolveInfo)(应用图片、应用名、包名等)
- 改变Eclipse背景色
- 交换机的工作原理浅析
- 利用tcl脚本文件配置FPGA硬件引脚
- Android 内存监测工具 DDMS --> Heap
- PLL配置
- verilog实现多位数值比较器
- 半加器与全加器
- 167. Fools has fortune. 呆人有呆福
- 矩阵键盘接口
- 【学习】SQL中,where 与 having 的性能比较
- web.xml页面报错问题,配置xml catalog
- Excel转换成Dataset
- oracle 一些概念