ModelSim破解及使用

Modelsim仿真工具是Model公司开发的，是目前业界最通用的仿真器之一。该软件同许多其他软件一样，需要合法的License。通过建立第一个工程详细说明如何使用Modelsim。

一、 概述

Modelsim支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前值，可以在Dataflow窗口查看某一单元或模块的输入输出的连续变化等，比Quartus自带的仿真器功能强大的多。

ModelSim分几种不同的版本：SE、PE和OEM，其中
集成在 Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。比如为Altera提供的OEM版本是ModelSim-Altera,为Xilinx提供的版本为ModelSim XE. SE版本为最高级版本,在功能和性能方面比OEM版本强很多,比如仿真速度方面,还支持PC 、 UNIX 、 LIUNX混合平台。

本次以ModelSim SE 6.2b为例，详细说明如何破解及建立第一个工程。

二、破解

通常我们用Kengen产生license.dat。复制license.dat到安装路径\Modelsim SE 6.5\win32下，假设为D:\Sofeware\Modelsim SE 6.2b\win32。然后修改环境变量，右击桌面上的“我的电脑”，打开“属性”/“高级”/“环境变量”，在系统变量中新建LM_LICENSE_FILE，编辑中输入上一步license.dat所在的路径，D:\Sofeware\Modelsim SE 6.2b\win32\ license.dat，确定即可。如下图所示：

三、建立第一个工程

打开ModelSim后，初始界面如下图所示：

选择File ->New ->Project。

在Project Name栏中填写你的项目名字，建议和你的顶层文件名字一致。Project Location是你的工作目录，你可通过Brose按钮来选择或改变。Ddfault Library Name可以采用工具默认的work。Workspace窗口的library中就会出现work库。

点击OK后，出现以下窗口。Create New File为创建一个文本输入，Add Existing File为添加文件，剩下两个使用比较少，这里就不详细说明。我们创建两个Verilog文件，名字分别为test及simulation，test为设计文件，simulation为测试文件（也称激励），如下图所示：

我们双击Workspace窗口中的test.v或simulation.v即可进行文本输入。若没有Workspace窗口，可以在菜单栏选择View-->Workspace即可。

test.v源代码如下：

module test(a,b,sum);    input [7:0] a;input [7:0] b;output [8:0] sum;    assign sum = a + b;     endmodule 

Simulation.v源代码如下：

module simulation;    wire [8:0] sum;reg [7:0] a;reg [7:0] b;test test(.a(a),.b(b),.sum(sum));initialbegin   a = 8'd15;   b = 8'd16;    #20   a = 8'd30;   b = 8'd11;end    endmodule

完成文本输入后，可点击Comlile-->Comlile All来完成编译。编译通过后，点击simulate-->start simulation，选择Design-->work-->simulation，点击OK进行仿真。如下图所示：

若仿真出错，则打来安装软件目录下的modelsim.ini文件，使用写字板或者记事本打开。寻找“VoptFlow = 0”这条语句，若是“VoptFlow = 1”，则将“1”该为“0”，若此时“VoptFlow = 0”，则可能是其他原因造成不能仿真。点击workspace下的sim，点击test，再点击右键，选择add-->add to wave,然后点simulate-->run-->run,开始仿真仿真后如下图所示：