PLL 配置

1、xs128可稳定超频至总线80MHz。
2、我的理解SYNR是倍频，REFDV是分频，由此可以自由调整频率。

3、两个nop是给锁相环一个稳定的时间。

//----------------- 总线时钟 80MHz -------------------void PLL_Init(void)             // 160MHz  总线80MHz{    CLKSEL = 0x00;              // 关闭使能锁相环时钟    PLLCTL_PLLON = 1;           // Turn on PLL    REFDV = 0xC0 | 0x01;        // fref=fosc/(REFDIV+1)    SYNR = 0xC0 | 0x09;         // fvco=2*fref*(SYNDIV+1)    POSTDIV = 0X00;             // fpll=fvco/(POSTDIV+1)                                // fbus=fpll/2                                // PLLCLK=2*OSCCLK*(SYNR+1)/(REFDV+1)    _asm(nop);    _asm(nop);    while(!(CRGFLG_LOCK == 1)); // CRGFLG_LOCK==1  等待PPL工作    CLKSEL_PLLSEL = 1;          // 使能锁相环时钟 CLSEL_PLLSEL}