Verilog Tutorial (Verilog 教程)
来源:互联网 发布:醉先武 神武进阶数据 编辑:程序博客网 时间:2024/05/21 15:07
This Verilog tutorial was started a long time ago. Every time I update my web page, I make sure I add something new in the Verilog tutorial section. If you have been a frequent visitor, you should have noticed how these tutorial pages have improved. I hope some day this Verilog tutorial becomes a reference for all the engineers out there. Of course, new learners will always find this tutorial useful. All the examples have been simulated using Icarus Verilog simulator. Currently this website is getting more than 1 million hits every month.
译文:
这个Verilog教程起源于很久以前。 每次更新我的web页,我都确保在Verilog教程部分添加一些新的内容。
如果你经常访问的话,你一定注意到了这个教程是怎样被改进的。
我希望将来这个Verilog教程能成为所有Verilog工程师的参考手册。
当然,Verilog的新手也总会发现该教程,非常有帮助。
涉及到的所有的例子,都是经过Icarus Verilog simulator (verilog仿真器)仿真测试过(后面再学习Icarus 工具的使用)。
目前,这个网站每个月有超过1million点击率。
A special thanks to Paolo Franchetti for fixing grammar and spelling mistakes in Verilog tutorial.
特别鸣谢Paolo Franchetti为修改该教程中语法和拼写错误做出的贡献。
important :This tutorial is best seen using firefox web browser and may not look well on Internet Explorer.
提示:该教程最好使用firefox web browser 阅读;如果使用Internet Explorer(IE)可能带来不便。
教程目录:
Introduction // 简介 Verilog In One Day //学习Verilog的第一天 History Of Verilog //Verilog的前生(历史) Design And Tool Flow //设计和工具流图 My first program in Verilog //我的第一个verilog程序 Verilog HDL Syntax And Semantics //verilog HDL(Hardware Description Language)的语法和语义 Gate Level Modeling //门级建模 User Defined Primitives //用户定义原语 Verilog Operators //verilog操作符 Verilog Behavioral Modeling //verilog的行为级建模 Procedural Timing Control //过程时间控制 Task And Functions //Task(任务)和 Function(函数) System Task and Function // 系统任务和系统函数 Art of Writing TestBenches //测试基准程序的编写(艺术)技巧 Modeling Memories And FSM //对 Memory 和FSM(有限状态机)的建模 Parameterized Modules //参数化的模块 Verilog Synthesis Tutorial //Verilog综合教程 Verilog PLI Tutorial //Verilog PLI教程 What's new in Verilog 2001 //Verilog2001中新增内容 Assertions In Verilog //Verilog中的断言 Compiler Directives // 编译器指令 Verilog Quick Reference // Verilog的快速参考手册
the original link:http://www.asic-world.com/verilog/veritut.html
- Verilog Tutorial (Verilog 教程)
- verilog
- verilog
- Verilog
- Verilog HDL简明教程
- Verilog HDL简明教程
- Verilog HDL简明教程
- Welcome To Verilog (verilog 学习)
- Introduction to Verilog (Verilog 简介)
- Verilog(转)
- verilog 数字系统设计教程 读书笔记(1)
- verilog 数字系统设计教程 读书笔记(2)
- verilog 的UART 串口调试教程
- Verilog HDL Behavioral Modeling (Verilog HDL 行为建模)
- Verilog基础知识10(verilog中的综合与不可综合 )
- verilog语法学习心得(转载)
- Verilog 语法总结(二)
- Verilog语法总结(三)
- 用python爬虫抓站的一些技巧总结
- usb应用开发学习笔记
- hash算法的作用是什么?
- 选择本地图片
- 关于Extjs gridpanel设置autoHeight:true时,横向滚动条的问题 .
- Verilog Tutorial (Verilog 教程)
- jquery 插件開發
- C++/ACM/数据结构/算法
- Ogre中通过操作硬件缓存来设置透明度
- MySQL Cluster 7.3(不断更新中)
- ipad mini 怎么用? 扒一扒ipad mini屏幕那点事
- struts2小结
- C# List<T> 详解
- DDMS的使用、内存溢出的调试和模拟器的启动命令参数