Verilog中parameter和define的区别
来源:互联网 发布:斗罗大陆 知乎 编辑:程序博客网 时间:2024/05/07 17:37
1、语法
声明:
parameter xx = yy;
`define XX YY
使用:
xx
`XX
2、作用域
parameter 作用于声明的那个文件;`define 从编译器读到这条指令开始到编译结束都有效,或者遇到`undef命令使之失效。
如果想让parameter或`define作用于整个项目,可以将如下声明写于单独文件,并用`include让每个文件都包含声明文件:
`ifndef xx
`define xx yy // or parameter xx = yy;
`endif
`define也可以写在编译器最先编译的文件顶部。通常编译器都可以定义编译顺序,或者从最底层模块开始编译。因此写在最底层就可以了。
3、作用
parameter可以用作例化时的参数传递。具体方法参见《Verilog例化时的参数传递》一文
在使用状态机时候区别挺大的
状态机的定义可以用parameter 定义,但是不推荐使用`define 宏定义的方
式,因为'define 宏定义在编译时自动替换整个设计中所定义的宏,而
parameter 仅仅定义模块内部的参数,定义的参数不会与模块外的其他状态机
混淆。例如一个工程里面有两个module 各包含一个FSM,如果设计时都有
IDLE 这一名称的状态,如果使用'define 宏定义就会混淆起来,如果使用
parameter 则不会造成任何不良影响
状态机的定义可以用parameter 定义,但是不推荐使用`define 宏定义的方
式,因为'define 宏定义在编译时自动替换整个设计中所定义的宏,而
parameter 仅仅定义模块内部的参数,定义的参数不会与模块外的其他状态机
混淆。例如一个工程里面有两个module 各包含一个FSM,如果设计时都有
IDLE 这一名称的状态,如果使用'define 宏定义就会混淆起来,如果使用
parameter 则不会造成任何不良影响
’define
一旦‘define指令被编译,其在整个编译过程中都有效。例如,通过另一个文件中的’define指令,定义的常量可以被其他文件中被调用。直到遇到 ‘undef
parameter
只在定义的文件中有效,在其它文件中无效
0 0
- Verilog中parameter和define的区别
- Verilog中parameter和define的区别
- Verilog中parameter和define的区别
- Verilog中parameter和define的区别
- verilog语言中define,parameter和localparam的区别
- verilog中define、parameter、localparam的区别
- Verilog 中 define parameter localparam的区别
- Verilog中parameter与define的区别
- Verilog define和parameter的区别
- Verilog的parameter 和 define
- Verilog中parameter、reg和wire区别
- 数字电路设计之verilog的define和parameter
- Verilog基础知识0(`define、parameter、localparam三者的区别及举例)
- Verilog语法中parameter与localparam的区别
- verilog parameter localparam define使用
- verilog中parameter/defparam的用法
- `define、parameter、localparam三者的区别
- `define、parameter、localparam区别
- Range 对象应用(下)
- Jsp获取session的三种有效方法
- 《大型网站技术架构》学习笔记——大型网站核心架构要素
- Microsoft 微软
- ios中json object转换成字符串
- Verilog中parameter和define的区别
- AnimationUtils学习
- 在Eclipse中安装spket插件
- typedef的用法
- Python3 yield使用
- HTML学习之三-CSS是什么
- 【wikioi】1078最小生成树 floyd 40分C源码
- 用Eclipse 创建web项目
- 关于联想Y450光驱不读盘的问题