80x86寄存器

80x86寄存器

 

【注意】本文使用到的汇编指令的语法是Intel汇编语法，除此之外的内容与汇编语法无关

 

【80x86寄存器】

       32位CPU所含有的寄存器有：

4个32位通用寄存器(EAX、EBX、ECX和EDX)

2个32位变址和指针寄存器(ESI和EDI) 2个32位指针寄存器(ESP和EBP)

6个[16位(段选择符)+隐藏部分(描述符缓冲)]段寄存器(ES、CS、SS、DS、FS和GS)

1个32位指令指针寄存器(EIP) 1个32位标志寄存器(EFlags)

2个48位系统表寄存器(GDTR、IDTR)和2个[16位(选择符)+隐藏部分(描述符缓冲)]（LDTR、TR)

5个32位控制寄存器(CR0~ CR4)，CR4是从Pentium CPU开始出现的

8个32位调试寄存器(DR0~ DR7)

8个32位测试寄存器(TR0~TR7)

 

1、通用寄存器

主要用来保存操作数和运算结果等信息。

 

32位CPU有4个32位通用寄存器EAX、EBX、ECX和EDX。

对于低16位数据的存取，不会影响高16位的数据。这些低16位的寄存器分别命名为：AX、BX、CX和DX，它和先前的CPU中的寄存器相一致。

4个16位寄存器又可分割成8个独立的8位寄存器(AX：AH-AL、BX：BH-BL、CX：CH-CL、DX：DH-DL)，每个寄存器都有自己的名称，可独立存取。程序员可利用数据寄存器的这种“可分可合”的特性，灵活地处理字/字节的信息。

 

AX和AL通常称为累加器(Accumulator):可用于乘、除、输入/输出等操作(在乘除指令中指定用来存放操作数)

BX称为基地址寄存器(Base Register):在计算存储器地址时，可作为基址寄存器使用。

CX称为计数寄存器(Count Register):用来保存计数值，如在移位指令、循环指令和串处理指令中用作隐含的计数器(当移多位时，要用CL来指明移位的位数)。DX在作双字长运算时，可把DX和AX组合在一起存放一个双字长数，DX用来存放高16位数据。此外，对某些I/O操作，DX可用来存放I/O的端口地址。

DX称为数据寄存器(Data Register)。在进行乘、除运算时，它可作为默认的操作数参与运算，也可用于存放I/O的端口地址。

在16位CPU中，AX、BX、CX和DX不能作为基址和变址寄存器来存放存储单元的地址，但在32位CPU中，其32位寄存器EAX、EBX、ECX和EDX不仅可传送数据、暂存数据保存算术逻辑运算结果，而且也可作为指针寄存器，所以，这些32位寄存器更具有通用性。

      

2、 变址寄存器

32位CPU有2个32位通用寄存器ESI和EDI。其低16位对应于先前CPU的SI和DI，对低16位数据的存取，不影响高16位数据。

寄存器ESI、EDI、SI和DI称为变址寄存器(Index Register)，它们主要用于存放存储单元在段内的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。

变址寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。

它们可作一般的存储器指针使用。在字符串操作指令的执行过程中，对它们有特定的要求，而且还具有特殊的功能。

 

3、 指针寄存器

32位CPU有2个32位通用寄存器EBP和ESP。其低16位对应先前CPU中的SBP和SP，对低16位数据的存取，不影响高16位的数据。

寄存器EBP、ESP、BP和SP称为指针寄存器(Pointer Register)，主要用于存放堆栈内存储单元的偏移量，用它们可实现多种存储器操作数的寻址方式，为以不同的地址形式访问存储单元提供方便。
指针寄存器不可分割成8位寄存器。作为通用寄存器，也可存储算术逻辑运算的操作数和运算结果。
它们主要用于访问堆栈内的存储单元，并且规定：

BP为基指针(Base Pointer)寄存器，用它可直接存取堆栈中的数据；

SP为堆栈指针(Stack Pointer)寄存器，用它只可访问栈顶。

 

4、 段寄存器（基址寄存器）

段寄存器是根据内存分段的管理模式而设置的，可用于动态重定位。内存单元的物理地址由段寄存器的值和一个偏移量组合而成的，这样可用两个较少位数的值组合成一个可访问较大物理空间的内存地址。

CPU内部的段寄存器：

CS——代码段寄存器(Code Segment Register)，其值为代码段的段值；

DS——数据段寄存器(Data Segment Register)，其值为数据段的段值；

ES——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；

SS——堆栈段寄存器(Stack Segment Register)，其值为堆栈段的段值；

FS——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值；

GS——附加段寄存器(Extra Segment Register)，其值为附加数据段的段值。

段寄存器作目的操作数时，源操作数不能是立即数；CS不能作为目的操作数

在16位CPU系统中，它只有4个段寄存器，所以，程序在任何时刻至多有4个正在使用的段可直接访问；在32位微机系统中，它有6个段寄存器，所以，在此环境下开发的程序最多可同时访问6个段。

32位CPU有两个不同的工作方式：实方式和保护方式。在每种方式下，段寄存器的作用是不同的。有关规定简单描述如下：实方式： 前4个段寄存器CS、DS、ES和SS与先前CPU中的所对应的段寄存器的含义完全一致，内存单元的逻辑地址仍为“段值：偏移量”的形式。为访问某内存段内的数据，必须使用该段寄存器和存储单元的偏移量。保护方式： 在此方式下，情况要复杂得多，装入段寄存器的不再是段值，而是称为“选择子”(Selector)的某个值。[如：在linux-0.11中，CS存储的是段描述符。段描述符的0、1位（右数，从0开始）表示特权等级，2位表示是选择全局描述符表（GDT）还是局部描述符表（LDT），3位至更高有效位表示选择GDT（或是LDT）表中的第(n+1)项（表项从0开始）。]

 

5、 指令指针寄存器

32位CPU把指令指针扩展到32位，并记作EIP，EIP的低16位与先前CPU中的IP作用相同。

指令指针EIP、IP(Instruction Pointer)是存放下次将要执行的指令在代码段的偏移量。在具有预取指令功能的系统中，下次要执行的指令通常已被预取到指令队列中，除非发生转移情况。所以，在理解它们的功能时，不考虑存在指令队列的情况。

在实方式下，由于每个段的最大范围为64K，所以，EIP中的高16位肯定都为0，此时，相当于只用其低16位的IP来反映程序中指令的执行次序。

 

6、标志寄存器

一、运算结果标志位

1、进位标志CF(Carry Flag)[对无符号数有意义的标志位]

           进位标志CF主要用来反映无符号数运算时是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，那么，其值为1，否则其值为0。

           使用该标志位的情况有：多字(字节)数的加减运算，无符号数的大小比较运算，移位操作，字(字节)之间移位，专门改变CF值的指令等。

2、奇偶标志PF(Parity Flag)

           奇偶标志PF用于反映运算结果中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1，否则其值为0。

           利用PF可进行奇偶校验检查，或产生奇偶校验位。在数据传送过程中，为了提供传送的可靠性，如果采用奇偶校验的方法，就可使用该标志位。

3、辅助进位标志AF(Auxiliary Carry Flag)

           在发生下列情况时，辅助进位标志AF的值被置为1，否则其值为0：

                  (1)、在字操作时，发生低字节向高字节进位或借位时；

                  (2)、在字节操作时，发生低4位向高4位进位或借位时。

           对以上6个运算结果标志位，在一般编程情况下，标志位CF、ZF、SF和OF的使用频率较高，而标志位PF和AF的使用频率较低。

4、零标志ZF(Zero Flag)

           零标志ZF用来反映运算结果是否为0。如果运算结果为0，则其值为1，否则其值为0。在判断运算结果是否为0时，可使用此标志位。

5、符号标志SF(Sign Flag)

           符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。在微机系统中，有符号数采用补码表示法，所以，SF也就反映运算结果的正负号。运算结果为正数时，SF的值为0，否则其值为1。

           CPU在执行ADD等指令的时候，就已经包含了2种含义。若我们将数据当做无符号数，则SF的值没有意义，虽然相关指令影响了它的值。

6、溢出标志OF(Overflow Flag)[对有符号数有意义的标志位]

           溢出标志OF用于反映有符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。          “溢出”和“进位”是两个不同含义的概念，不要混淆。如果不太清楚的话，请查阅《计算机组成原理》课程中的有关章节。

二、状态控制标志位

状态控制标志位是用来控制CPU操作的，它们要通过专门的指令才能使之发生改变。

1、追踪标志TF(Trap Flag)

           当追踪标志TF被置为1时，CPU进入单步执行方式，即每执行一条指令，产生一个单步中断请求。这种方式主要用于程序的调试。

           指令系统中没有专门的指令来改变标志位TF的值，但程序员可用其它办法来改变其值。

2、中断允许标志IF(Interrupt-enable Flag)

           中断允许标志IF是用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断所发出的中断请求，以及CPU内部产生的中断请求。具体规定如下：

                  (1)、当IF=1时，CPU可以响应CPU外部的可屏蔽中断发出的中断请求；

                  (2)、当IF=0时，CPU不响应CPU外部的可屏蔽中断发出的中断请求。

           使用sti指令可将IF位置为1[开中断]；使用cli指令置为0[关中断]

3、方向标志DF(Direction Flag)

           DF，方向标志位。在串处理指令中，控制每次操作后SI，DI的增减

           DF = 0，则每次操作后si，di递增；否则递减

           使用cld指令将DF位置为0；使用std指令置为1；DF位默认为0

           常与串传送指令movsb，movsw，rep配合使用

三、32位标志寄存器增加的标志位

1、I/O特权标志IOPL(I/O Privilege Level)

           I/O特权标志用两位二进制位来表示，也称为I/O特权级字段。该字段指定了要求执行I/O指令的特权级。如果当前的特权级别在数值上小于等于IOPL的值，那么，该I/O指令可执行，否则将发生一个保护异常。

2、嵌套任务标志NT(Nested Task)
           在保护模式下，指示当前执行的任务嵌套于另一任务中。控制中断返回指令IRET的执行。具体规定如下：

                  (1)、当NT=0，任务不被嵌套，用堆栈中保存的值恢复EFLAGS、CS和EIP，执行常规的中断返回操作；

                  (2)、当NT=1，任务被嵌套，通过任务转换实现中断返回。

3、重启动标志RF(Restart Flag)
           重启动标志RF用来控制是否接受调试故障。规定：RF=0时，表示“接受”调试故障，否则拒绝之。在成功执行完一条指令后，处理机把RF置为0，当接受到一个非调试故障时，处理机就把它置为1，中国自学编程网整理发布！。

4、虚拟8086方式标志VM(Virtual 8086 Mode)

           如果该标志的值为1，则表示处理机处于虚拟的8086方式下的工作状态，否则，处理机处于一般保护方式下的工作状态。

 

7、 系统表寄存器

80386 中有4个系统表寄存器，分别是全局描述符表寄存器(GDTR)、中断描述符表寄存器(IDTR)、局部描述符表寄存器(LDTR)、任务状态寄存器(TR)。系统表寄存器用于在保护方式下，管理4 个系统表，由于只能在保护方式下使用，因此又称为保护方式寄存器。有关描述附表的问题，另文介绍。

 

8、控制寄存器

80386的控制寄存器有4个，其中CR1保留以后使用，从Pentium开始，又增加了一个CR4，CR0的低16位包含了与80286的MSW一致的位定义，保持了和80286的兼容，同时也兼容了从80286开始的两条指令LMSW/SMSW，其基本定义如下：

 CR0中各位含义如下：

• PE（Protection Enable）保护模式允许，PE=0表示CPU工作在实模式，PE=1表示CPU工作在保护模式
• MP（Monitor Coprocessor）监控协处理器，MP=1表示协处理器在工作，MP=0表示协处理器未工作。
• EM（Emulation）协处理器仿真，当MP=0，EM=1时，表示正在使用软件仿真协处理器工作。
• TS（Task Switched）任务转换，每当进行任务转换时，TS=1，任务转换完毕，TS=0。TS=1时不允许协处理器工作。

    以上4个定义从80286开始，下面的2个定义从80386开始存在：

• ET（Extension Type）处理器扩展类型，反映了所扩展的协处理器的类型，ET=0为80287，ET=1为80387。
• PG（Paging）页式管理机制使能，PG=1时页式管理机制工作，否则不工作。

    从80486开始又增加了如下位定义：

• NE（Numeric Error）数值异常中断控制，NE=1时，如果运行协处理器指令发生故障，则用异常中断处理，NE=0时，则用外部中断处理。
• WP（Write Protect）写保护，当WP=1时，对只读页面进行写操作会产生页故障。
• AM（Alignment Mask）对齐标志，AM=1时，允许对齐检查，AM=0时不允许，关于对齐，在EFLAGS的AC标志时介绍过，在80486以后的CPU中，CPU进行对齐检查需要满足三个条件，AC=1、AM=1并且当前特权级为3。
• NW（Not Write-through）和CD（Cache Disable），这两个标志都是用来控制CPU内部的CACHE的，当NW=0且CD=0时，CACHE使能，其它的组合说起来比较复杂，如果有读者真的想搞清楚的话，可以参阅《Intel? 64 and IA-32 Architectures》中的“Software Developer’s Manual Volume 3A”这一册，在第10章对这两个标志的各种组合有比较详细的说明。

 

CR1保留未用；CR2存放引起页故障的线性地址，只有在PG=1时，CR2才有效，当页故障处理程序被激活时，压入页故障处理程序堆栈中的错误码提供页故障的状态信息。
    CR3的bit12--bit31存放页目录的基地址，因为也目录总是页对齐的（一页为4K），所以页目录基地址从bit12开始就可以了。只有当CR0中的PG=1时，CR3的页目录基地址才有效。
    从80486开始，在CR3的低12位定义了两个控制位，如下：

• PCD（Page-level Cache Disable）页CACHE禁止，当PCD=0时，页目录表进行高速缓存，PCD=1时，不进行高速缓存；该位控制PCD引脚控制外部CACHE工作还是不工作。
• PWT（Page-level Writes Transparent），CACHE的写入分为透写（Write-Through）和回写（Write-Back）,80486以上的CPU内部的CACHE都是透写的，但对外部CACHE而言，允许某些页是回写的，而另一些页是透写的，当PWT=1时，外部CACHE对页目录进行透写，否则进行回写；此位驱动PWT引脚以控制外部CACHE是透写还是回写。

 

    CR4是从Pentium CPU开始出现的：

• VME（Virtual-8086 Mode Extensions）虚拟8086方式扩展，VME=1允许使用虚拟8086扩展模式，否则只能使用80386/80486的虚拟8086模式。
• PVI（Protected-Mode Virtual Interrupts）保护模式虚拟中断，PVI=1时，在保护模式下支持虚拟中断标志VIF(EFLAGS中)，PVI=0则不支持虚拟中断标志。
• TSD（Time Stamp Disable）时间戳禁止，TSD=1时，允许在特权级为0的程序中执行RDTSC指令（读时间戳计数指令），TSD=0时，允许任何特权级执行RDTSC指令。
• DE（Debugging Extensions）调试扩展，
• PSE（Page Size Extensions）页大小扩展，PSE=1时，页大小可以扩展到2M或4M，PSE=0时，页大小只能是4K.
• PAE（Physical Address Extension）物理地址扩展，PAE=1时，页物理地址可以扩展到36bits以上，PAE=0时只能用32bits的物理地址。
• MCE（Machine-Check Enable）硬件检查使能，Pentium以后的CPU有一种硬件检测功能，MCE=1时允许使用该功能。
• PGE（Page Global Enable）全局页使能，PGE=1时，允许使用全局页，PGE=0时禁止使用全局页。
• PCE（Performance-Monitoring Counter Enable）性能监视计数器使能，当PCE=1时，允许在任何保护级下执行RDPMC指令，PCE=0时，只有特权级0的程序可以执行RDPMC指令。
• OSFXSR（Operating System Support for FXSAVE and FXRSTOR instructions）
• OSXMMEXCPT（Operating System Support for Unmasked SIMD Floating-Point Exceptions）
• VMXE（VMX-Enable Bit）VMX使能位，VMXE=1时，允许VMX操作。
• SMXE（SMX-Enable Bit）SMX使能位，SMXE=1时，允许SMX操作。
• OSXSAVE（XSAVE and Processor Extended States-Enable Bit）

 

9、调试寄存器

一共有8个调试寄存器DR0--DR7，DR0-DR3可以分别设置4个断点的线性地址，DR4-DR5保留未用，DR6是断点状态寄存器，DR7是断点控制寄存器（包括断点类型、断点长度，断点开放/禁止）

 

10、测试寄存器

一共有8个测试寄存器TR0--TR7，TR0-TR2保留，TR3-TR5用作CACHE测试。TR6和TR7用于在转换旁视缓冲器（Translation Lookaside Buffer）中测试随机存储器（RAM）和相联存储器（CAM），TR6为测试命令寄存器，其内存放测试控制命令， TR7为测试数据寄存器，其内保存转换旁路缓冲器测试的数据。