SR latch D latch D filp-flop SR触发器 D触发器 D双稳态多谐震荡器 【数字电路】

 SR  latch D latch D filp-flop

SR Latch

典型的SR 触发器就长上面那样啦

不要以为简单，就把 S R Q Q’ 之间的相对位置关系记错了！

组成的元素很简单——或非门，但是实现的功能却很重要

SR是两个输入端口，Q 和 Q' 是输出端口

不要慌，两个端口，就四种输入情况，一个个分析，就可以了解SR latch是怎么工作的

当 s == 1 , R == 0, 或门，只要是有1 ，或门处理结果就是1。

这里S端口输入的是1，那么Q‘ 得到的是0，这个0反馈到R输入端，由于R的输入端输入的两个都是0，于是Q就是1，这个Q反馈到S输入端

于是我们得到，S == 1 R ==0 ----->>>Q == 1 && Q’ == 0

当 s == 0 , R == 0

这种状态很有意思，始终要记得是或非门，那么此时如果输入0，是对结果“不影响”的，应为就相当于把输出的状态控制权交给了另外一个反馈输入

于是我们得到，S == 0 R ==0 ----->>> Q 和Q‘ ==不变

当 s == 0 , R == 1

此时，由于R输入了1，Q必为0，反馈到S的输入端，0，0，输入到S输入端口，Q‘ == 1

于是我们得到，S == 0 R ==1 ----->>>Q == 0 && Q’ == 1

当 s == 1 , R == 1

此时，由于S R都输入了1，Q和Q‘必为0，反馈到S的输入端，0，0，输入到S R输入端口

于是我们得到，S == 1 R ==1 ----->>> Q == 0 && Q’ == 0

S == 0 R ==0 ----->>> Q 和Q‘ ==不变

S == 1 R ==0 ----->>>Q == 1 && Q’ == 0

S == 0 R ==1 ----->>>Q == 0 && Q’ == 1

S == 1 R ==1----->>> Q == 0 && Q’ == 0

规律看的出来，不解释。。。规律的本质落脚在那个电路的或和非的功能上！

D Latch

用一个非门改进SR触发器,相当于讲SR触发器置于只能工作在　0 1 或者 1 0输入的状态下，这里的效果就是使得输出始终跟随着输入D。

图中，我给出了当D是0 和D是1两种情况的各个引脚端口的电位高低

不能怪我手抖，鼠标写出来的。。。都是扭曲的。。。字体

            实际的D触发器还有个端口，就是CLK时钟信号端口，这个相当于一个使能作用端口，这个端口如果是高电平，那么整个器件正常工作，如果是低电平，保持原来的输出。

可以看到上图中，在CLK 2ns-3ns之间，输出Q是维持不变的，只有在CLK为高电平的时候，Q跟随D的电平，something is interesting, isn't it?

D flip-flop

OK， flip-flop的时间到了

如果clk端口是没有非门，如上图这样，就是上升沿触发，如果有个非门，就是下降沿触发

D触发器和D flip-flop(我实在不想鸟那个又臭又长的中文名字)的对比图，一目了然，有木有！

《自由引导人民》

欧仁·德拉克罗瓦（Eugène Delacroix）为纪念1830年法国七月革命而创作的油画作品