关于RCC的配置
来源:互联网 发布:php网站架设教程 编辑:程序博客网 时间:2024/06/07 18:04
一、寄存器
1.RCC_CR 时钟控制寄存器
位25 PLLRDY(r) PLL时钟就绪标志 置1 PLL锁定
位24 PLLON PLL使能置1 PLL使能
位19 CSSON 时钟安全系统使能置1 如果外部1-25MHz时钟就绪,时钟监测器开启。
位18 HSEBYP 外部高速时钟旁路 置1外部1-25MHz外部晶体振荡器被旁路
在调试模式下由软件置1或清零来旁路外部晶体振荡器。只有在外部1-25MHz振荡器关闭的情况下,该位才可以写入。
位17 HSERDY(r)外部高速时钟就绪标志 置1外部1-25MHz时钟就绪
位16 HSEON 外部高速时钟使能置1 HSE使能
位15 8 HSICAL[7:0] (r) 内部高速时钟校准 在系统启动时,这些位被自动初始化
位7 3 HSITRIM[4:0] 内部高速时钟调整 由软件写入来调整内部高速时钟,它们被叠加在HSICAL[5:0]数值上
位1 HSIRDY (1) 内部高速时钟就绪标志置1 1:内部8MHz时钟就绪
位0 HSION 内部高速时钟使能 置1 HSI使能
2.RCC_CFGR时钟配置寄存器
位25 24 MCO 微控制器时钟输出
0xx: 没有时钟输出
100: 系统时钟输出
101: 内部8MHz的RC振荡器时钟输出
110: 外部1-25MHz振荡器时钟输出
111: PLL时钟2分频后输出
位22 USBPRE USB预分频 0 PLL时钟1.5倍分频作为USB时钟 1 PLL时钟直接作为USB时钟
位21 18 PLLMUL PLL倍频系数 0000-1111 PLL (0到16)倍频输出
位17 PLLXTPRE HSE分频器作为PLL输入 0 HSE不分频 1 HSE 2分频
位16 PLLSRC PLL输入时钟源 0 HSI时钟2分频后作为PLL输入时钟 1 HSE时钟作为PLL输入时钟。
位15 14 ADCPRE ADC预分频 00-11 PCLK2(0到4)分频后作为ADC时钟
位13 11 PPRE2 高速APB预分频(APB2)
0xx:HCLK不分频
100:HCLK 2分频
101:HCLK 4分频
110:HCLK 8分频
111:HCLK 16分频
位10 8 PPRE1 低速APB预分频(APB1)
0xx:HCLK不分频
100:HCLK 2分频
101:HCLK 4分频
110:HCLK 8分频
111:HCLK 16分频
位7 4 HPRE AHB预分频
0xxx:SYSCLK不分频
1000:SYSCLK 2分频
1001:SYSCLK 4分频
1010:SYSCLK 8分频
1011:SYSCLK 16分频
1100:SYSCLK 64分频
1101:SYSCLK 128分频
1110:SYSCLK 256分频
1111:SYSCLK 512分频
位3 2 SWS 系统时钟切换状态
00:HSI作为系统时钟
01:HSE作为系统时钟
10:PLL输出作为系统时钟
11:不可用
位1 0 SW 系统时钟切换
00:HSI作为系统时钟
01:HSE作为系统时钟
10:PLL输出作为系统时钟
11:不可用
0 0
- 关于RCC的配置
- stm32的RCC配置
- STM32的RCC配置
- STM32的RCC配置
- STM32之RCC的配置
- STM32的RCC配置流程
- STM32的RCC配置流程
- STM32F2XX之RCC配置
- STM32F2XX之RCC配置
- RCC时钟配置
- STM32之RCC配置
- STM32之RCC配置
- STM32F103学习之RCC配置
- RCC
- RCC
- cf RCC 2014 Warmup (D题 关于搜索和dp的选择的理解)
- STM32的RCC和RTC
- RCC的一些小知识
- C#委托和事件
- 大二畅想
- JSP中正则表达式
- 小波变换-基础预备(1)
- POJ 1008 玛雅历
- 关于RCC的配置
- jsp--收集的JS常用正则表达式
- mongodb数据导入导出以及备份恢复
- 图像处理之三种常见双立方插值算法
- 网络文件系统与 Linux
- UVA 11021 Tribles 概率与期望
- 【Unity3D】WheelCollider函数
- JBoss AS 6.1.0 Final 启动参数的作用以及服务的选择
- const和#define的区别