FPGA之基于FPGA的SPARK多核处理器设计（三）

                                                                                                     硬件部分分析：（对于LEON的详解）

        LEON处理器的内核是一个兼容SPARCV8的整数处理单元IU（integer unit）。其中LEON2是五级流水线，LEON3是七级流水线。LEON还包括了整数乘法与除法单元，双协处理器接口（FPU浮点处理单元，Co-processor协处理器），哈佛架构。LEON通过高速的AMBA-AHB总线进行数据传输。外设的接口就是AMBA-APB进行的。

整个系统的框图如下：

          处理器单元：整数单元、浮点单元、协处理器单元构成。它的特点是：7级流水线、分离的数据与指令、支持2~32个寄存器窗口、基2触发器。支持的浮点单元有Research的GRFPU、sun microsystems的meiko FPU或者其他通用浮点处理单元。LEON3提供了一个通用的用户可定义的协处理器。

           Cache：可配置的模式有直接映射模式和2~4组相连的多组相连模式；可选的三种替换算法是LRU、LPP和伪随机。

           片上外设：2个中断控制器、2个UART、2个Timer、1个watchdog、存储控制器（PROM、SRAM、SDRAM）、高级片上调试支持单元DSU和跟踪缓冲器等。中断最多可以处理46个内部和外部中断。2个串行通信支持8位数据帧、1个校验位、1个停止位、支持硬件流控功能。DSU能够把处理器设置到调试模式，通过它可以读写处理器的所有寄存器和Cache。

        软核的整体架构图：

           LEON的VHDL的编码风格：（二进程的编码风格）

      1、所有的端口和信号声明采用记录的形式进行说明，如按输出输入分类进行记录说明；

      2、每个实体只有两个进程，一个组合进程和一个时序进程；

      3、在组合进程中全部采用变量而不是信号，以使用结构化的顺序编码方式；

      4、在时序进程中通过时钟同步，进行状态的转换。它基本与状态机一样，不过驱动它进入下一个状态和输出驱动的是时钟。组合逻辑部分，采用变量形式进行结构化顺序编码。